Томографы

Описание:

Базовый проект PMP10563 представляет собой изолированный понижающий источник питания с одним выходом, предназначенный для применения в медицинских системах. Он поддерживает входное напряжение с номинальным значением 12 В и генерирует выход 5,6 В/ 0,12 А. Минимальное значение входного напряжения составляет 6 В. В данном проекте используется синхронный понижающий преобразователь LM5160 в конфигурации изолированного понижающего регулятора напряжения. Благодаря управлению на первичной стороне данный источник питания может обеспечить рейтинг изоляции 4000 В по переменному току между первичной и вторичной сторонами. В то же время он может управлять изменениями напряжения на вторичной стороне в диапазоне ±5%.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Один выход 5,6 В/ 0,12 А
  • Рейтинг изоляции 4000 В по переменному току между первичной и вторичной сторонами
  • Широкий диапазон входного напряжения: от 6 В до 14 В
  • Максимальное значение КПД 83% при выходной мощности 0,67 Вт
  • Никий коэффициент нестабильности выходного напряжения по нагрузке без использования оптопары

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В базовом проекте PMP10600.1 генерируются все шины напряжений, необходимые для питания ППВМ серии Zynq® 7000 (XC7Z015) от Xilinx®. В данном проекте используются несколько последовательно подключённых модулей LMZ3, LDO-регуляторов напряжения и терминирующий регулятор DDR. В данном проекте также используется один LM3880 для секвенсирования напряжений питания при включении и выключении устройства. В данном проекте используется входное напряжение 12 В.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Генерирует все шины, необходимые для питания ППВМ серии Zynq® 7000 (XC7Z015) от Xilinx®
  • Данный проект оптимизирован для поддержки входного напряжения 12 В
  • Интегрированное секвенсирование напряжений питания при включении и выключении устройства
  • Поддержка памяти типа DDR3
  • Модульный дизайн для простоты использования

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В проекте PMP10601 генерируются все шины напряжений, необходимые для питания ППВМ серии Zynq® 7000 (XC7Z015) от Xilinx®. В данном проекте используются несколько последовательно подключённых модулей LMZ3, LDO-регуляторов напряжения и терминирующий регулятор DDR для обеспечения всех необходимых шин для питания ППВМ. В данном проекте также используется один LM3880 для секвенсирования напряжений питания при включении и выключении устройства. В данном проекте используется входное напряжение 12 В.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Генерирует все шины, необходимые для питания ППВМ серии Zynq® 7000 (XC7Z015) от Xilinx®
  • Данный проект оптимизирован для поддержки входного напряжения 12 В
  • Интегрированное секвенсирование напряжений питания при включении и выключении устройства
  • Поддержка памяти типа DDR3
  • Модульный дизайн для простоты использования

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Проект PMP10630 представляет собой полноценное решение системы питания с высокой плотностью мощности для ППВМ XCKU040 семейства Kintex® UltraScale™ от Xilinx®. В данном проекте для генерирования всех необходимых шин напряжений питания при малых габаритах решения 36 мм x 43 мм (1,4 дюйма x 1,7 дюйма) используется оптимальная связка из модулей семейства SIMPLE SWITCHER® и LDO-регуляторов напряжения. Данный проект включает в себя последовательный модуль LMZ31704 семейства LMZ3 для генерирования шины напряжения питания ядра и три последовательных наномодуля LMZ21700/1. В данном проекте организовано секвенсирование напряжений питания с использованием секвенсора LM3880, а также имеется опциональный источник питания для памяти DDR3 с использованием регулятора напряжения терминирования DDR LP2998. Данный базовый проект работает от постоянного входного напряжения 12 В, а общая выходная мощность составляет 6 Вт.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Полноценное решение системы питания для ППВМ XCKU040 семейства Kintex® UltraScale™ от Xilinx®
  • Простота дизайна и высокая плотность мощности благодаря использованию модулей питания семейства SIMPLE SWITCHER®
  • Простое и гибкое секвенсирование напряжений питания с использованием LM3880
  • Компактное решение с габаритами 1,4 дюйма x 1,7 дюйма (36 мм x 43 мм)
  • Генерирование напряжения терминирования DDR с использованием LP2998
  • Печатная плата данного базового проекта была протестирована, и к ней прилагаются отчёт о результатах тестирований и фалы проекта

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

PMP10711 – 6-канальный секвенсор питания, использующий два 3-канальных ICсеквенсора LM3880. Схема использует внешние триггеры «И» и «ИЛИ» для последовательного включения и выключения всех 6-ти каналов. Это требуется в тех случаях, когда включение до 6 каналов должно быть упорядочено по времени включения или выключения питания.

 

Возможности:

  • Управление последовательностью включения или выключения питания до 6-ти каналов;
  • 2-слойная печатная плата;
  • Небольшой размер (50х40 мм).

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Проект представляет собой систему питания для печатной платы управления сканнера системы ПЭТ с диапазоном переменного входного напряжения 12 В – 20 В, мощностью 95 Вт и пятью (5) выходными шинами, в котором для питания ядра DDR, ядра ЦСП и аналоговых схем таких как детекторы, аппаратные усилители / фильтры и аналого-цифровые преобразователи, используются понижающие ШИМ-контроллеры TPS40303/304 и полевые транзисторы CSD16322Q5C семейства NexFET с системой двухстороннего охлаждения.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • КПД 92%
  • Расширение спектра частот позволяет значительно снизить максимальный уровень ЭМП
  • Коэффициент нестабильности выходных напряжений 3%
  • Рабочий диапазон температур от +25°C до +85°C
  • Частота переключения 300 кГц / 600 кГц
  • Удельная площадь источника питания 600 мм2 на шину напряжения питания

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В базовом проекте PMP7877генерируется все необходимые шины питания для семейства SoC Zynq®-7000 от Xilinx®. Он работает при входном напряжении в диапазоне от 10,8 В до 13,2 В и имеет семь стабилизируемых выходов: 1 В / 5 А; 1,8 В / 2,5 А; 1,5 В / 6 А; 3,3 В / 5 А; 3,3 В / 5 А; 5 В / 2 А; 0,75 В / 1 А (значение непрерывного тока; максимум – 3 А). Данный проект был утверждён и протестирован Xilinx.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Генерируются все необходимые шины питания для семейства SoC Zynq®-7000 от Xilinx®
  • Проект оптимизирован для поддержки входного напряжения 12 В
  • Интегрированное секвенсирование при включении и выключении питания
  • Синхронизация с внешним тактовым сигналом с частотой 500 кГц
  • Утверждённый и протестированный проект

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Решение использует несколько TPS54325 и другие силовые компоненты TI для питания Xilinx Zynq FPGA. Обеспечивается питание всех шин, включая память DDR3, от входного напряжения 12 В.

 

Возможности:

  • Обеспечивает питанием все шины, необходимые для работы Zynq FPGA;
  • Работает с широким диапазоном входного напряжения: 5..12 В;
  • Высокая плотность компонентов экономит площадь платы;
  • Поддерживает память DDR3;
  • Оптимальное сочетание переключателей и LDO для лучшего распределения электроэнергии;
  • Дизайн протестирован и готов к подключению Zynq FPGA.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Референс дизайн, и связанный с ним код Verilog, может быть исользован в качестве отправной точки для взаимодействия ПЛИС Altera c высокоскоростными LVDS интерфейсами аналого-цифровых и цифро-аналоговых преобразователей.

 

Возможности:

  • Этот дизайн представляет собой исключительно прошивку и детельно обсуждается в целях понимания;
  • Пример кода Verilog является простой отправной точкой для высокоскоростных решений на основе ПЛИС;
  • Дизайн легко распространяется на другие высокоскоростные преобразователи данных TI;
  • АЦП и ЦАП разделены между собой на тот случай, если требуется только одно решение;
  • Временные ограничения интерфейса подробно обсуждаются для АЦП и ЦАП;
  • Прошивка протестирована с помощью доступных оценочных плат TI.

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
Описание:

В данном базовом проекте демонстрируется способность высокоскоростного усилителя LMH6554 выполнять преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.

Базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоскоростное преобразование несбалансированного сигнала в дифференциальный при сохранении превосходных характеристик
  • Характеристики системы при управлении ADS4449 со стороны LMH6554:
    • первая зона Найквиста: динамический диапазон, свободный от паразитных составляющих (SFDR) – свыше 82 дБ в полной мощности сигнала (dBFs); отношение «сигнал-шум» (ОСШ) – свыше 71 dBFs;
    • вторая зона Найквиста: SFDR – свыше 80 dBFs; ОСШ – свыше 68 dBFs
  • Примеры интерфейсов с фильтрацией постоянной составляющей и без неё
  • Примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы
  • Указываются особенности дизайна источника питания усилителя для достижения наилучших характеристик системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном базовом проекте демонстрируется способность высокоскоростного THS4509 производить преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоскоростное преобразование несбалансированного сигнала в дифференциальный при сохранении превосходных характеристик
  • Характеристики системы при управлении ADS4449 со стороны THS4509:
    • первая зона Найквиста: динамический диапазон, свободный от паразитных составляющих (SFDR) – свыше 77 дБ в полной мощности сигнала (dBFs); отношение «сигнал-шум» (ОСШ) – свыше 71 dBFs;
    • вторая зона Найквиста: SFDR – свыше 69 dBFs; ОСШ – свыше 67 dBFs
  • Примеры интерфейсов с фильтрацией постоянной составляющей и без неё
  • Примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы
  • Указываются особенности дизайна источника питания усилителя для достижения наилучших характеристик системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:

JESD204B является новейшим веянием в цифровых интерфейсах для преобразователей данных. Данный интерфейс обладает преимуществами высокоскоростной последовательной цифровой технологии, что позволяет добиваться выгоды в виде, например, увеличенной пропускной способности канала. В данном базовом проекте акцент делается на одной из сложностей адаптации данного нового интерфейса: понимание и определение времени задержки связи. В данном примере определяется время задержки связи в системе, содержащей АЦП LM97937 от Texas Instruments и ППВМ семейства Kintex 7 от Xilinx.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Гарантированное определение времени задержки связи по интерфейсу JESD204B
  • Помогает понять компромисс между временем задержки связи и возможностью изменения времени задержки передачи последовательных данных
  • Возможность использования стандартного и процедурного подходов к определению времени задержки связи
  • Реализация интерфейса JESD204B с использованием АЦП ADC16DX370 или LM97937 от Texas Instruments и ППВМ семейства Kintex 7 от Xilinx

Документация:
  • Даташит
  • BOM
  • Топология платы
  • Тестирование
Описание:

TIDA-00204 – референс дизайн, позволяющий оценить производительность двух гигабитных физических уровней DP83867 для индустриальных приложений и управляющего процессора Sitara со встроенным Ethernet MAC и свитчем. Плата разработана в соответствии с требованиями EMI и EMC. Встроенное программное обеспечение включает в себя драйвер физического уровня, UDP и TCP/ IP стеки и пример HTTP веб сервера. Хост-процессор сконфигурирован для загрузки предустановленного образа с SD-карты памяти. Виртуальный USB COM порт обеспечивает доступ к регистрам физического уровня Ethernet. Интерфейс JTAG позволяет создавать и загружать собственное программное обеспечение.

 

Возможности:

  • EMI и EMC - совместимый дизайн с широким диапазоном напряжения питания (17-60 В), использующий два гигабитных физических уровня DP83867IR и процессор AM3359 семейства Sitara для работы в тяжелых промышленных условиях;
  • Превосходит CISPR 11/ EN55011 Class A по требованиям излучения >4,6 дБ;
  • Превышает требования IEC61800-3 по EMC защите:
    • +/-6 kV ESD CD по IEC 61000-4-2,
    • +/-4 kV EFT по IEC 61000-4-4,
    • +/-2 kV Surge по IEC 61000-4-5;
  • Прошивка Sitara AM3359 включает UDP и TCP/ IP стек и пример HTTP веб сервера, загружается с SD-карты памяти, обеспечивая возможность автономной работы;
  • Доступ к регистрам DP83867IR по USB виртуальному COM порту для настройки конфигурации физического уровня, в том числе RGMII Delay Mode Hardware, поддерживающего Start-of-Frame Detect для использования стандарта IEEE1588 PTP.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект физического уровня Ethernet в стандартном промышленном форм-факторе позволяет клиентам Texas Instruments оперативно разрабатывать системы и выводить их на рынок благодаря использованию промышленных приёмопередающих устройств физического уровня Ethernet от TI, которые полностью соответствуют требованиям EN5501 класса A по ЭМП. Для связи с платой управления на базе 32-битного процессора с ядром Cortex M4 присутствует 50-выводной интерфейс. Данная плата выполнена в малых габаритах (2 дюйма x 3 дюйма), что упрощает её встраивание в уже существующие продукты.

В данном базовом проекте демонстрируется продвинутый функционал приёмопередающих устройств физического уровня Ethernet DP83848K, он поддерживает интерфейсы 10/100 Base-T и соответствует требованиям стандарта IEEE 802.3. Данный базовый проект работает от одного напряжения питания (5 В с использованием интегрированного регулятора или 3,3 В) Все прочие напряжения, необходимые для приёмопередатчиков физического уровня Ethernet, генерируются на печатной плате.

Возможности:

  • Соответствует требованиям EN5501 класса A по излучаемым помехам
  • Низкая потребляемая мощность: 264 мВт
  • Физический уровень DP83848K в конфигурации интерфейса MII
  • Поддержка программируемого светодиодного отображения статусов связи и активности
  • Внешний изолирующий трансформатор с синфазным дросселем на стороне физического уровня для повышения ЭМС и невосприимчивости к ЭМП
  • Защита от электростатического разряда по модели человеческого тела на приёмной и передающей линиях с рейтингом 4 кВ

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый отладочный модуль, в котором используются 3-фазный драйвер с интегрированными полевыми транзисторами DRV8313 и МК MSP430G2553, представляет собой бюджетное решение управления 3-фазным вентильным двигателем постоянного тока (BLDC) по трапецеидальной схеме коммутации без использования датчиков. В состав программного обеспечения данного базового проекта входит простой в использовании графический интерфейс пользователя для быстрой отладки. Также имеются программные файлы данного проекта, которые позволят разрабатывать автономные проекты приложений для нужд конечного пользователя.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценный драйвер вентильного двигателя постоянного тока в небольшом форм-факторе (3 дюйма x 3 дюйма)
  • Поддержка выходного напряжения до 48 В, максимального выходного тока 1,9 А и среднеквадратичного значения выходного тока 1,25 А на фазу
  • Поддержка измерения обратной ЭДС для создания решения системы управления с технологией InstaSPIN-BLDC без использования датчиков
  • 3-фазный драйвер имеет полный набор функции защиты, в том числе от короткого замыкания, перегрева, возникновения сквозного тока и пониженного напряжения
  • МК MSP430G2553 семейства MSP430 Value Line с технологией InstaSPIN™-BLDC

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
  • Тестирование
Описание:

Применение методов выравнивания – это эффективный способ компенсирования потерь в канале передачи по последовательному интерфейсу JESD204B в преобразователях данных. В данном базовом проекте использован ADC16DX370, сдвоенный 16-битный аналого-цифровой преобразователь (АЦП) на 370 MSPS, в котором используется метод выравнивания с ослаблением для подготовки последовательных данных для передачи со скоростью 7,4 Гбит/с. У пользователя существует возможность оптимизировать ослабление (DEM) и размах выходного напряжения (VOD) выходного драйвера, чтобы эти параметры канала находились в обратно пропорциональной зависимости. Эксперименты показывают чистый приём сигнала на расстоянии 20 дюймов с использованием материала FR-4.

Возможности:

  • Позволяет добиться высокоточной работы последовательного интерфейса JESD204B с учётом использования недорогих материалов печатной платы
  • Дает возможность прийти к пониманию ограничений, которые накладывают каналы с потерями, и освоить методы выравнивания для снятия этих ограничений
  • Использовать выверенный подход к оптимизации параметров выравнивания ADC16DX370
  • Базовый проект протестирован и включает в себя отладочный модуль, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект с TPS53355 и дросселем на верхнем слое печатной платы характеризуется высокой удельной мощностью благодаря уменьшению площади печатной платы, что позволяет данному проекту иметь КПД свыше 86% при потерях мощности всего лишь 1,8 Вт и пульсациях выходного напряжения с амплитудой 6 мВ, для чего требуются всего лишь 5 керамических выходных конденсаторов ёмкостью 100 мкФ.

Возможности:

  • КПД свыше 86% при входном напряжении 12 В, выходном напряжении 1 В и частоте переключения 650 кГц
  • Потери мощности 1,8 Вт при выходной мощности 12,6 Вт
  • Пульсации выходного напряжения с амплитудой 6 мВ
  • Увеличение выходного напряжения на 2,4 мВ при скачкообразном росте тока нагрузки с 3 А до 6 А со скоростью 2,5 А/мкс
  • Уменьшение выходного напряжения на 2,2 мВ при скачкообразном падении тока нагрузки с 6 А до 3 А со скоростью 2,5 А/мкс
  • Общее количество использованных компонентов – 39, включая МС

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Проект понижающего преобразователя с TPS53515 и дросселем, установленным над МС, позволяет уменьшить площадь печатной платы и имеет КПД свыше 87%, потери мощности 2,6 Вт при токе нагрузки 12 А и уровень пульсаций выходного напряжения 12 мВ, для чего требуется использование всего лишь 10 керамических выходных конденсаторов ёмкостью 22 мкФ каждый. Данный базовый проект источника питания поддерживает входное напряжение 12 В и генерирует выходное напряжение 1,2 В при выходном токе 12 А и частоте переключения 1 МГц.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • КПД свыше 87% при входном напряжении 12 В, выходном напряжении 1,2 В и частоте переключения 1 МГц
  • Потери мощности 2,6 Вт при выходной мощности 11,8 Вт
  • Пульсации выходного напряжения с амплитудой 12 мВ при выходном токе 5 А и частоте переключения 1 МГц
  • Увеличение выходного напряжения на 16 мВ при скачкообразном росте тока нагрузки с 5 А до 10 А со скоростью 2,5 А/мкс
  • Уменьшение выходного напряжения на 17 мВ при скачкообразном падении тока нагрузки с 10 А до 5 А со скоростью 2,5 А/мкс

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Данное решение питания с линейными регуляторами обеспечивает питанием микроконтроллер MSP430. Благодаря применению двух линейных регуляторов, включённых параллельно, но работающих независимо друг от друга, возможно добиться уменьшения рассеиваемой энергии системы. С этой целью применены регуляторы с низким током потребления LP5900-3.3 и LP5900-1.8.

Возможности:

  • Решение с низкой рассеиваемой энергией
  • Малогабаритное решение
  • Оптимизированное по стоимости решение
  • Решение без пульсаций и с низким шумом
  • TIDA-00691 включает в себя руководство и файлы проекта решения питания

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TIDA-00721 представляет собой базовый проект системы точных измерений температуры с использованием пассивной NFC-метки в виде гибкой печатной платы. Данная система предоставляет возможность считывать данные о температуре с метки на устройстве с NFC-приёмником, например, на смартфоне с NFC. Высокоточный температурный датчик (LMT70) работает в связке с АЦП (ADS1113), и данные о температуре передаются на считывающее устройство с NFC-транспондером (RF430CL330H).

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Проект гибкого датчика для измерения температуры кожи человека
  • Передача данных о температуре с помощью интерфейса NFC
  • Интегрированная печатная антенна
  • Тестовые точки для программирования или исправления неполадок

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TIDA-00765 представляет собой аппаратное средство с амплитудой шумов менее 100 нВ для измерения веса и вибраций на базе тензорезистивного датчика нагрузки. Он отлично подходит для применений, в которых требуется высокое разрешение вследствие большого динамического диапазона или имеется существенное смещение при измерении массы. При неблагоприятных условиях окружающей среды в присутствии значительных уровней шума питания и резких изменений температуры распространёнными проблемами являются дрейф и помехи. Благодаря высокой степени интеграции, возбуждению переменным током и надёжной фильтрации в данном проекте дрейф и помехи подавляются для обеспечения стабильной работоспособности в неблагоприятных средах.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Одновременно считывает выходы датчиков нагрузки с одним или несколькими тензорезисторами
  • Стабильная работа с малой амплитудой шумов (менее 100 нВ)
  • Общая ошибка менее 5 мкВ в диапазоне температур от 0 C до 85 C
  • Возбуждение переменным током надёжно подавляет дрейф, появляющийся из-за паразитных термопар и других источников
  • Надёжная работа при амплитуде шумов питания свыше 500 мВ на частоте 100 кГц
  • Улавливает вибрации с частотами до 500 Гц при частоте выборки менее 2 kSPS

Возможность заказа
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:

Предохранители используются в различной продукции для защиты от скачков тока и повреждений, вызванных перегрузкой. Обычные предохранители, используемые в автомобильной промышленности, характеризуется низкой точностью и большим временем срабатывания. TIDA-00795 - базовый проект прецизионного электронного предохранителя для автомобильной промышленности, представляет собой замену традиционным предохранителям, имея более высокую точность, а также другие особенности, не характерные для традиционных предохранителей. Данный базовый проект электронного предохранителя может быть использован в качестве строительного блока для реализации мультиканального устройства с электронными предохранителями. Его также можно применить в модуле управления кузовом и в электронном блоке управления.

Возможности:

  • Точность выше 97 %
  • Регулируемое время задержки для согласования с пусковым током: 10, 50 и 100 мкс
  • Регулируемое ограничение тока до 30 А (с масштабированием свыше 100 А)
  • Время срабатывания: максимум 10 мкс (регулируется временем задержки)
  • Соответствует требованиям ISO 7637_2 по переходным процессам в бортсетях 12 В

Возможность заказа
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Данный физический уровень Ethernet, выполненный в стандартом промышленном форм-факторе, представляет собой упрощённое решение, которое позволяет избавиться от необходимости в использовании нескольких печатных плат для работы с интерфейсами на базе медных проводников или оптического волокна. В нём для уменьшения габаритов печатной платы с целью получения оптимизированного по стоимости и масштабируемого решения со сниженным уровнем энергопотребления, предназначенного для применения в высокотемпературных промышленных системах, используется малогабаритный Ethernet-приёмопередатчик с низким уровнем энергопотребления и скоростью передачи данных 10 Мбит/с / 100 Мбит/с. DP83822 имеет все функции физического уровня, необходимые для передачи и приёма данных как по стандартным витым парам, так и при подключении к внешнему приёмопередатчику, работающему с оптическим волокном (стандартов SC, ST или SFP). В данном проекте имеется возможность задавать различные уровни питания для аналоговой части и портов ввода / вывода с использованием LDO-регуляторов напряжения с фиксированными или программируемыми параметрами. Данное решение подключается к МК TM4C129X семейства TIVATM с внутренним MAC. Данный проект был протестирован на уровень излучаемых помех, а также электростатическим разрядом и быстротекущими электрическими переходными процессами согласно требованиям стандарта IEC61000-4 к устройствам уровня 4.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Физический уровень Ethernet DP83822 с интерфейсом на базе оптического волокна (100BASE-FX) или витой пары (медные проводники – 100BASETX и 10BASE-Te)
  • Возможность задавать различные уровни питания для аналоговой части и портов ввода / вывода по отдельности в зависимости от типа применения
  • Программируемая функция светодиодной индикации статуса подключения и активности
  • Соответствует требованиям стандарта EN55011 к устройствам класса A по уровню излучаемых помех, а также требованиям стандарта IEC61000-4-2 к устройствам уровня 4 по критерию B
  • DP83822 предназначен для работы в температурном диапазоне от 40°C до 125°C

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Отладочный модуль (Evaluation Module, EVM) миниатюрной док-станции с USB типа C™ и технологией Power Delivery представляет собой полноценное базовое решение док-станции с USB типа C с поддержкой аудио, передачей данных по USB, питания и видео. Данный отладочный модуль имеет небольшой форм-фактор (2 дюйма x 4 дюйма) и поддерживает как режим передачи, так и режим приёма питания посредством основного порта USB типа C с технологией PD. Передача видео может осуществляться как по DisplayPort, так и по HDMI.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Поддержка DisplayPort™ и HDMI
  • Возможность передачи питания в обоих направлениях
  • Двунаправленный (DRP) полнофункциональный порт USB типа C с технологией PD
  • Двухканальная передача видео (с разрешением до 4 K) по HDMI или miniDP
  • Программирование флэш-памяти по USB типа C

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Передатчикам ультразвуковых сигналов для подачи высокого тока на пьезоэлектрические преобразователи при передаче требуются стабильные программируемые источники постоянного напряжения. В проекте TIDA-01371 демонстрируется линейный регулятор напряжения с положительным и отрицательным выходными напряжениями, который способен генерировать выходные напряжения в диапазоне от ±2,5 В до ±100 В. Процесс программирования (на базе ЦАП) реализован с использованием внешних управляющих напряжений. Низкий уровень шума данного проекта позволяет заменить пассивные и активные фильтры шумов стандартными малошумящими регуляторами напряжениями с низкой разницей между входным и выходным напряжениями (Low Drop-Out, LDO) с положительным и отрицательным выходными напряжениями и схемой с плавающей землёй для регуляторов напряжения. Кроме того, в данном решении для управления выходным током регуляторов напряжения с целью задействования особых режимов визуализации (например, сдвигволновой эластографии) используются внешние силовые полевые транзисторы. Для обеспечения возможности генерирования крайне высоких токов для преобразователей большие входные конденсаторы способны выдавать значительную энергию в течение 1 мс, поддерживая при этом среднее значение тока, генерируемого данным источником питания, крайне низким.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Отслеживающий регулятор напряжения с плавающей землёй с коэффициентом нестабильности выходных напряжений по нагрузке ±1,5%, позволяющий заменить пассивные и активные фильтры шумов стандартными LDO-регуляторов напряжения
  • Инновационная схема объединения токов на базе лучших в своём классе силовых полевых транзисторов семейства CSD от компании TI с низким сопротивлением "сток-исток" (RDS(ON)) и низкоимпедансных схем драйверов для улучшения отклика на скачкообразные изменения нагрузки
  • Программируемые с помощью управляющих сигналов, генерируемых ЦАП, выходные напряжения с диапазоном от ±2,5 В до ±100 В
  • Масштабируемое с точки зрения выходного тока решение с импульсами длительностью 1 мс (данное решение было протестировано импульсами тока с амплитудами до ±20 А) для поддержки особых режимов визуализации
  • Отдельные и независимые источники положительных и отрицательных напряжений обеспечивают гибкость в питании схемы передачи ультразвуковых сигналов

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В данном проекте представлен программируемый источник питания с цифровым управлением, предназначенный для питания схемы ультразвукового передатчика в постоянноволновом (Continuous Wave, CW) режиме от шины напряжения 24 В. В данном проекте имеются два программно регулируемых выхода с диапазоном напряжений от ±2,5 В до ±12 В. Данные выходы способены генерировать ток до 2 А с крайне низкими уровнями пульсаций и шумов как на положительном, так и на отрицательном выходах регулятора напряжения. Выходной ток данного источника питания возможно увеличить до 3 А путём введения дополнительных регуляторов напряжения параллельно существующим. Данные источники питания также возможно синхронизировать с внешним тактовым сигналом.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Отдельные и независимые источники положительного и отрицательного напряжений для обеспечения работы ультразвукового оборудования в постоянноволновом (CW) режиме
  • Для снижения уровней пульсаций на выходе данного проекта с целью обеспечения высокого уровня его работы малошумящие регуляторы напряжений с низкой разницей между входным и выходным напряжениями (LDO) используются в качестве фильтров питания, обеспечивая тем самым минимизацию уровней пульсаций при минимальном уровне рассеиваемой энергии на LDO-регуляторах напряжений (менее 100 мВ при токе нагрузки 1,6А)
  • Для генерирования регулируемых выходов используются два высококлассных понижающих регулятора напряжения
  • Адаптивное падение напряжений на LDO-регуляторах напряжений; специальная схема поддерживает выходное напряжение LDO-регуляторов напряжения на 1 В ниже входного напряжения
  • Возможность синхронизации частоты переключения с ведущим устройством ультразвукового оборудования или частотой системного тактового сигнала

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Данный проект представляет собой источник питания, специально оптимизированный под генерирования питания для восьми интегральных схем (ИС) 16-канальных аналоговых аппаратных средств (Analog Front End, AFE) приёмников в составе систем ультразвуковой визуализации. Данный проект позволяет снизить количество используемых компонентов и максимизировать эффективность системы благодаря использованию однокристальных связок из DC/DC-преобразователя и регулятора напряжения с низкой разницей между входным и выходным напряжениями (Low Drop-Out, LDO) с целью установки входного напряжения LDO-регулятора напряжения на уровне, чуть превышающем разницу между входным и выходным напряжениями, и одновременно с этим получения выгоды от высокого коэффициента подавления пульсаций напряжения питания (Power Supply Rejection Ratio, PSRR) LDO-регулятора напряжения. Кроме того, использование сверхмалошумящих LDO-регуляторов напряжения обеспечивает максимизацию разрешения аналого-цифрового преобразования, что в свою очередь обеспечивает повышение качества изображения. Данный проект характеризуется возможностью синхронизации частоты переключения с частотой тактового сигнала ведущего устройства или системы с целью предоставления помощи системным разработчикам в применении простых технологий фильтрации для подавления шумов источника питания в виде выравнивающего тока при переключении или в использовании тактового сигнала с расширенным спектром для снижения уровня ЭМП. Более того, в данном проекте используется устройство с технологией электронного предохранителя (eFuse), обеспечивающее простую и надёжную защиту от повышенного тока.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Подходит для применения с аппаратными средствами в составе ультразвуковых систем с входным напряжением 12 В
  • Ограничение входного тока на уровне 4,2 А благодаря использованию устройства с технологией eFuse
  • Способен питать восемь аналоговых аппаратных средств (AFE) с возможностью работы со 128 каналами (количество каналов масштабируемо) и поддержкой генерирования выходной мощности до 36 Вт
  • Использование ИС связок из DC/DC-преобразователя и регулятора напряжения с низкой разницей между входным и выходным напряжениями (LDO) обеспечивает максимизацию эффективности LDO-регулятора напряжения путём установки входного напряжения LDO-регулятора напряжения на уровне, чуть превышающем разницу между входным и выходным напряжениями
  • Использование сверхмалошумящих (среднеквадратичное значение амплитуды шума – 4,4 мкВ) LDO-регуляторов напряжения с высоким коэффициентом подавления пульсаций напряжения питания (PSRR) обеспечивает максимизацию разрешения аналого-цифрового преобразования
  • Использование общего синхронизированного источника питания для всех AFE на одной печатной плате приёмопередающего устройства позволяет уменьшить площадь последней, а также снизить уровень шумов и обеспечить подавление ЭМП

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-03030 reference design provides a robust protection solution for the power path in USB Type-C™ applications. The design protects the power path from overvoltage, overcurrent, hot-plug, and reverse-current events by leveraging the TPS25923 (eFuse) and CSD17571Q2 (reverse-blocking FET). The system solution emulates a downstream facing port (DFP) and is able to detect the connection of an upstream facing port (UFP) device. The TIDA-03030 reference design also supports analog audio for USB Type-C audio accessories. The flexible VBUS protection with audio accessory functionality is achievable within a 20 mmx 20 mm, four-layer, single-sided solution.
Возможности:

Reverse current blocking and overvoltage protection up 30 V Overcurrent events and short-circuit protection Determines UFP connection, audio accessory, port attachment, and cable orientation Automatically switches between analog audio and USB data lines Routes MIC and GND signals automatically

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design shows how to detect current from the mA-to-KA range using a busbar-type shunt resistor. The increasing demand of high-capacity batteries in electric vehicles (EVs) and hybrid electric vehicles (HEVs) drives the requirement for larger current spans and highly-accurate current sensors. Obtaining a good accuracy over three decades (mA to A, 1 A to 100 A, and 100 A to 1000 A) is quite challenging due to large amounts of noise in the system. This design solves this problem by using a high-resolution analog-to-digital converter (ADC) and high-accuracy current shunt monitors from TI.
Возможности:

Full-scale accuracy of: 0.02% full-scale range (FSR) for < 20A and < 0.05% FSR for 20A to 1500A at 25°C 0.1% FSR for < 20A and0.25% FSR for 20A to 1500A at 50°C Suitable for 50mA to 1500A range current measurement; configurable to varied current spans High-side sensing and low-side sensing Supports bi-directional current Bi-directional current measurement: -1500A to +1500A

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Одноканальный источник тактовых импульсов нельзя использовать для тактирования нескольких тактовых входов в высокопроизводительных процессорных устройствах, например, таких как многоядерные ARM Cortex-A15 процессоры 66AK2Ex и AM5K2Ex, так как чрезмерная нагрузка, помехи от рассогласования и шумы негативно влияют на производительность. Однако этого можно избежать, используя несколько источников тактовых импульсов вместо одного. Этот дизайн демонстрирует генерирование тактовых сигналов для семейств 66AK2Ex и AM5K2Ex процессоров Keystone II с ядром ARM Cortex-A15 + DSP и многоядерных ARM процессоров путем использования дерева дифференциальных тактовых сигналов. Дизайн демонстрирует законченное решение для генерации всех необходимых тактовых сигналов для ядер и периферии SoC.

 

Возможности:

  • Дерево дифференциальных тактовых сигналов для многоядерных ARM Cortex-A15 систем на кристалле 66AK2Ex и AM5K2Ex;
  • Использование CDCM6208 для генерации всех необходимых тактовых сигналов, необходимых для ядер и периферии;
  • Графический интерфейс пользователя для управления регистрами;
  • Завершенный системный дизайн с принципиальной схемой, BOM, дизайн файлами и руководству по проектированию аппаратной части.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данное типовое решение - первый широкодоступный процессор со встроенным интерфейсом JESD204B и цифровым Front End’ом для разработчиков, использующих FPGA или ASIC для подключения к высокоскоростным преобразователям данных, с целью сокращения времени выхода на рынок, увеличения производительности, а так же значительного уменьшения стоимости, потребляемой мощности и размера конечного продукта. Подключение ADC12J4000 и DAC38J84 позволяет реализовать эффективные решения в приложениях тестирования, измерения и защиты.

 

Возможности:

  • Простая интеграция сигнального процессора и преобразователя данных через интерфейс JESD204B
  • Многоканальное решение с частотой дискретизации до 368Msps и полосой пропускания 150 МГц
  • Цифровой Front End для фильтрации и повышения или понижения частоты дискретизации
  • FFT/ iFFT преобразования с применением ускорителя FFTC
  • Решение оптимизировано для применения в приложениях тестирования, измерения и защиты
  • Широкополосное решение с интерфейсом JESD, включающее в себя DSP, платы АЦП и ЦАП, демонстрационное программное обеспечение, графический интерфейс пользователя для конфигурации и руководство по быстрому старту
  • Надежная платформа для демонстрации и разработки, включающая в себя три отладочные платы, схему, перечень компонентов, руководство пользователя, тесты производительности, программное обеспечение и примеры

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:

В проекте TIDEP0079 демонстрируется ведущий интерфейс EtherCAT®, работающий на процессоре AM572x семейства Sitara™ с использованием стека EC-Master от acontis. Данное решение ведущего EtherCAT может быть использовано в PLC-системах на базе EtherCAT или в системах управления движением. Профиль ведущего присутствует как на Ethernet-свитче, так и на Ethernet-портах PRU-ICSS процессора AM572x, благодаря чему разработчики имеет возможность гибкого использования любых из двух портов свитча или четырёх Ethernet-портов PRU-ICSS устройства. В данном реализации ведущего EtherCAT длительность циклов достигает значений менее 100 мкс как для портов свитча, так и для Ethernet-портов PRU-ICSS. Передачу в определённых временны?х интервалах (Time-triggered send, TTS) можно активировать в PRU-ICSS с целью уменьшения джиттера, длительности циклов и задержки в тех случаях, когда не используется распределённое тактирование.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Примеры реализации ведущего EtherCAT как на Ethernet-свитче (CPSW), так и на Ethernet-портах PRU-ICSS для возможности гибкой разработки
  • Ведущий EtherCAT на базе PRU-ICSS с передачей в определённых временны?х интервалах
  • Стек EC-Master от acontis с широкими возможностями для портирования
  • Длительность цикла ЦП менее 30 мкс как на Ethernet-свитче, так и на Ethernet-портах PRU-ICSS
  • Ведущий стек EtherCAT класса A или класса B согласно спецификации ETG.1500
  • Данный базовый был протестирован на печатной плате TMDXIDK5728 и включает в себя документацию, программное обеспечение, демонстрационные приложения и файлы аппаратной части проекта

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данное проверенное решение демонстрирует очень простой и точный способ измерения температуры термопарой. В нем описываются необходимые сглаживающие фильтры и резисторы смещения для проведения диагностики датчика. В данном примере также описывается новый способ компенсации холодного спая с помощью встроенного в ADS1118 датчика температуры. Для линеаризации данных в решении продемонстрирован очень простой алгоритм, который может быть реализован в большинстве микроконтроллеров.

 

Возможности:

  • Измерение температуры термопарой К-типа;
  • Точность <1°C;
  • Повторяемость 0.2°C;
  • Компенсация холодного спая;
  • Включает программные алгоритмы;
  • Используется 16-битный АЦП АADS1118 с PGA.

Решение проверено и включает в себя:

  • теорию,
  • подбор компонентов,
  • моделирование TINA-TI,
  • схему и трассировку печатной платы,
  • возможность модификации.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В прецизионном проекте от TI представлено установленное на пользовательской стороне решение организации питания на входе изолированного шунтирующего устройства мониторинга тока. Первостепенной задачей при создании изолированного решения измерения тока является организация питания на первичной стороне датчика. В базовом проекте пошагово описывается процесс подбора трансформатора, выпрямляющих диодов и фильтрующих компонентов, что необходимо для создания бюджетного, готового к использованию решения столь распространённой проблемы.

Возможности:

  • Генерирует изолированное напряжение 5,0 В при токе 10 мА (минимальное значение) из пользовательского напряжения питания 3,3 В
  • Решение с одним напряжением питания 3,3 В или 5,0 В
  • Используются изолирующие усилители AMC1200/1100

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:

Проверенное решение TI, обеспечивающее законченное решение токового трансдюсера, основанное на эффекте Холла. Решение включает в себя DRV411 и разработано для точного измерения постоянного, переменного и импульсного тока ±50 А с гальванической изоляцией между первичной и вторичной схемами. DRV411 обеспечивает возбуждение Холла, компенсацию драйвера катушки и высокоточный дифференциальный усилитель в одном корпусе. Уникальная технология токового спина, применяемая в DRV411, практически исключает смещение и 1/f шум датчика Холла и обеспечивает точное, гальванически изолированное измерение больших токов в решениях по вращению двигателей, энергетике и HEV.

 

Возможности:

  • Проверенное решение;
    Включает теоретические основы, выбор элементной базы, симуляцию TINA-TI, схемотехнику печатной платы, BOM и результаты измерений;
  • Измеряет постоянный, переменный и импульсный ток ±50 А;
  • Однополярный источник питания +5 В;
  • Гальваническая изоляция между первичной и вторичной сзхемами.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:

Данный базовый проект прецизионных весов обеспечивает разрешение, превышающее 50000 отсчётов без шумов. Ошибки смещения и дрейфа смещения практически сведены к нулю благодаря возбуждению AC-моста. Данный проект получил все преимущества дельта-сигма АЦП с высоким разрешением ADS1262.

Возможности:

  • Решение для весов с разрешением, превышающим 50000 отсчётов без шумов
  • Диапазон рабочих температур: от -40 C до +125 C
  • Уровень суммарной ошибки менее 1 мкВ во всём температурном диапазоне
  • Напряжения питания АЦП и возбуждения моста: 5 В
  • Выходное напряжение моста: от 0 до 10 мВ
  • Программное обеспечение включает в себя пример кода для ADS1262
  • Надёжный базовый проект включает в себя теоретический материал, полный анализ ошибок и подбора компонентов, результаты симуляции, файлы печатной платы, пример кода и полученные на практике данные, коррелирующие с теорией и симуляцией.

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Тестирование

Сравнение позиций

  • ()