Датчики изображения и радары

Описание:

Проект PMP10110 преобразует переменное входное напряжение с универсальным диапазоном в изолированное выходное напряжение с диапазоном 17 В – 30 В при выходном токе 6 А и подходит для зарядки свинцово-кислотных или литий-ионных батарей. Данный преобразователь представляет собой генератор напряжения с режимами постоянного напряжения и постоянного тока, в котором набор значений выходных напряжений (уровней заряда) и выходных токов формируется с помощью двух ШИМ-сигналов. Первое звено представляет собой повышающий преобразователь с ККМ, а гальваническая развязка и стабилизация тока осуществляются полумостовым DC/DC-звеном. Изолированный квазирезонансный обратноходовой преобразователь генерирует все внутренние напряжения, а также генерирует дополнительный ток для внешних нагрузок (вентилятор или аналоговая техника), в частности он генерирует выходы 12 В/ 400 мА и 5 В/ 300 мА.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Первое звено представляет собой повышающий преобразователь в режиме непрерывном проводимости с ККМ, который управляется UCC28180 и который характеризуется высоким КПД и низким уровнем ЭМП
  • Второе звено представляет собой полумостовой DC/DC-преобразователь, который включает в себя контуры по току и напряжению; в качестве опорного сигнала для напряжения и тока используется ШИМ-сигнал
  • Вспомогательный источник питания генерирует все необходимые напряжения; схема отключает все резисторы, находящиеся в контуре с высоким напряжением, для снижения потерь мощности в режиме ожидания
  • Диапазон КПД всего решения при полной нагрузке во всём диапазоне входного напряжения: 86% – 92%
  • Данный проект был протестирован и включает в себя отчёт о результатах тестирований и CAD-файлы

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В базовом проекте PMP10555 генерируются все шины, необходимые для питания ППВМ/ систем на кристалле (SoC) семейства Ultrascale® от Xilinx®, выполненных по техпроцессу 16 нм, в составе мобильных базовых радиостанций. В данном проекте используются понижающий преобразователь с интерфейсом PMBus, выходным током 20 А и интегрированным полевым транзистором для питания ядра и две ИС понижающих регуляторов напряжения с несколькими выходами для генерирования остальных требуемых шин напряжений питания ППВМ. В состав данного проекта также входят два LM3880, предназначенные для гибкого секвенсирования напряжений питания при включении и выключении устройства. В данном проекте используется входное напряжение 12 В.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Генерирует все шины, необходимые для питания ППВМ семейства Virtex® Ultrascale® от Xilinx® в составе мобильных базовых радиостанций
  • Проект оптимизирован для поддержки входного напряжения 12 В
  • Интерфейс PMBUS для отслеживания выходных напряжения и тока на шине питания ядра
  • Интегрированное секвенсирование при включении и выключении
  • Возможность изменения напряжения на шине питания ядра

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В проекте PMP10601 генерируются все шины напряжений, необходимые для питания ППВМ серии Zynq® 7000 (XC7Z015) от Xilinx®. В данном проекте используются несколько последовательно подключённых модулей LMZ3, LDO-регуляторов напряжения и терминирующий регулятор DDR для обеспечения всех необходимых шин для питания ППВМ. В данном проекте также используется один LM3880 для секвенсирования напряжений питания при включении и выключении устройства. В данном проекте используется входное напряжение 12 В.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Генерирует все шины, необходимые для питания ППВМ серии Zynq® 7000 (XC7Z015) от Xilinx®
  • Данный проект оптимизирован для поддержки входного напряжения 12 В
  • Интегрированное секвенсирование напряжений питания при включении и выключении устройства
  • Поддержка памяти типа DDR3
  • Модульный дизайн для простоты использования

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Проект PMP10630 представляет собой полноценное решение системы питания с высокой плотностью мощности для ППВМ XCKU040 семейства Kintex® UltraScale™ от Xilinx®. В данном проекте для генерирования всех необходимых шин напряжений питания при малых габаритах решения 36 мм x 43 мм (1,4 дюйма x 1,7 дюйма) используется оптимальная связка из модулей семейства SIMPLE SWITCHER® и LDO-регуляторов напряжения. Данный проект включает в себя последовательный модуль LMZ31704 семейства LMZ3 для генерирования шины напряжения питания ядра и три последовательных наномодуля LMZ21700/1. В данном проекте организовано секвенсирование напряжений питания с использованием секвенсора LM3880, а также имеется опциональный источник питания для памяти DDR3 с использованием регулятора напряжения терминирования DDR LP2998. Данный базовый проект работает от постоянного входного напряжения 12 В, а общая выходная мощность составляет 6 Вт.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Полноценное решение системы питания для ППВМ XCKU040 семейства Kintex® UltraScale™ от Xilinx®
  • Простота дизайна и высокая плотность мощности благодаря использованию модулей питания семейства SIMPLE SWITCHER®
  • Простое и гибкое секвенсирование напряжений питания с использованием LM3880
  • Компактное решение с габаритами 1,4 дюйма x 1,7 дюйма (36 мм x 43 мм)
  • Генерирование напряжения терминирования DDR с использованием LP2998
  • Печатная плата данного базового проекта была протестирована, и к ней прилагаются отчёт о результатах тестирований и фалы проекта

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В базовом проекте PMP11062 для генерирования выходного напряжения 380 В при выходной мощности 1 кВт из переменного входного напряжения с универсальным диапазоном используется ККМ-контроллер UCC28180 с режимом непрерывной проводимости. Кроме того, в данном проекте в качестве источника напряжения смещения используется контроллер UCC28722 с управлением на первичной стороне. При переменном входном напряжении 120 В с частотой 60 Гц достигается максимальное значение КПД свыше 96%, а при переменном входном напряжении 230 В с частотой 50 Гц – свыше 98%.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Повышающий корректор коэффициента мощности с режимом непрерывной проводимости
  • Частота переключения 60 кГц
  • Максимальное значение КПД 96% при переменном входном напряжении 120 В с частотой 60 Гц
  • Максимальное значение КПД 98% при переменном входном напряжении 230 В с частотой 50 Гц
  • К данному проекту прилагаются результаты тестирований на соответствие требованиям по уровню наведённых ЭМП

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

PMP11064 представляет собой базовый проект AC/DC-источника питания с высоким КПД, универсальным диапазоном переменного входного напряжения и выходом 20 В / 20 А. Для обеспечения основного выхода 20 В / 20 А используются ККМ в переходном режиме с чередованием фаз и последовательный резонансный LLC-преобразователь. Для генерирования вспомогательного выхода используется обратноходовой преобразователь с управлением на первичной стороне и контроллером с интегрированным полевым транзистором. При переменном входном напряжении низкого уровня и полной нагрузке КПД данного проекта достигает значения 91,2%. При переменном входном напряжении высокого уровня и полной нагрузке КПД данного проекта достигает значения 93,1%.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Источник питания мощностью 400 Вт с ККМ в переходном режиме с чередованием фаз и последовательным резонансным LLC-преобразователем
  • КПД 91,2% при переменном входном напряжении 120 В с частотой 60 Гц и полной нагрузке
  • КПД 93,1% при переменном входном напряжении 230 В с частотой 50 Гц и полной нагрузке
  • Габариты печатной платы 100 мм x 200 мм
  • К данному проекту прилагается отчёт о результате тестирований
  • Возможность организации задержки с временем более 20 мс

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

PMP11282 представляет собой базовый проект AC/DC-источника питания с высоким КПД, универсальным диапазоном переменного входного напряжения и выходом 24 В/ 17 А. Для обеспечения основного выхода 24 В/ 17 А используются ККМ в переходном режиме с чередованием фаз и последовательный резонансный LLC-преобразователь. В качестве вспомогательного источника питания используется обратноходовой преобразователь с управлением на первичной стороне и контроллером с интегрированным полевым транзистором. При переменном входном напряжении низкого уровня и полной нагрузке КПД данного проекта достигает значения 91,98%. При переменном входном напряжении высокого уровня и полной нагрузке КПД данного проекта достигает значения 94,61%.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Источник питания мощностью 410 Вт с ККМ в переходном режиме с чередованием фаз и последовательным резонансным LLC-преобразователем
  • КПД 91,98% при переменном входном напряжении 120 В с частотой 60 Гц и полной нагрузке
  • КПД 94,61% при переменном входном напряжении 230 В с частотой 50 Гц и полной нагрузке
  • Габариты печатной платы 125 мм x 225 мм
  • К данному проекту прилагается отчёт о результатах тестирований
  • К данному проекту прилагается отчёт о результатах тестирований на наведённые ЭМП

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
В проекте PMP15032 демонстрируется работа и производительность синхронного понижающего контроллера LM5140-Q1 с низким током потребления в составе двухфазного источника питания с высоким выходным током. PMP15032 работает от входного напряжения с диапазоном от 5,5 В до 42 В. Данный отладочный модуль генерирует выходное напряжение 5,0 В при максимальном значении тока нагрузки 45 А (22,5 А на фазу). Частота переключения LM5140-Q1 установлена на уровне 440 кГц с целью минимизации потерь при переключении и обеспечения максимального значения КПД.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Диапазон входного напряжения от 5,5 В до 42 В, выход 5 В / 45 А, выходной ток 22,5 А на фазу
  • КПД 93,54%
  • Габариты решения: 2,5 дюйма x 3,8 дюйма (максимальная высота компонентов: 0,25 дюйма)

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Проект PMP20178 представляет собой синхронный понижающий преобразователь, работающий в режиме напряжения и предназначенный для генерирования выходного напряжения 5,2 В при выходном токе 11 А из входного напряжения с диапазоном от 15 В до 60 В. В данном решении используется синхронный понижающий контроллер LM5145 с частотой переключения 200 кГц. Среди функций данного решения можно выделить сигнал "питание в норме" ("Power Good"), возможность синхронизации с внешним тактовым сигналом и возможность изменения выходного напряжения.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Постоянная выходная мощность 57 Вт
  • Управление в режиме напряжения с компенсацией изменения входного напряжения
  • Измерение тока с помощью полевого транзистора
  • Сигнал "питание в норме" ("Power Good")
  • Возможность синхронизации с внешним тактовым сигналом

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
В данном проекте на базе TPS53679 представлена ИС, осуществляющая управление двумя многофазными выходами (до 6 фаз на основном выходе и до 2 фаз на канале 2 – всего до 7 фаз). Многофазный режим работы также обеспечивает подавление пульсаций на выходе, а также эффективное управление с более широкой полосой пропускания для заданной частоты переключения.Проект PMP20489 представляет собой решение с пятью и двумя фазами, а также использованием встроенных динамических нагрузок. Акцент в отчёте о результатах тестирований, прилагаемом к данному решению, сделан на его тепловых характеристиках, динамическом отклике и КПД.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Полноценные 5- и 2-фазные DC/DC-преобразователи с высоким выходным током и высокоскоростным управлением, предназначенные для применения в POL-системах
  • Компенсация в контуре обратной связи организуется посредством графического интерфейса пользователя
  • Звенья преобразователей мощности с высокими выходными токами и заземлёнными площадками, предназначенными для охлаждения
  • Насыщенный тестовый интерфейс, включающий в себя автономную высокоскоростную динамическую тестовую нагрузку и управляемую генератором сигналов динамическую тестовую нагрузку
  • Схема электрическая принципиальная, перечень элементов, трассировка печатной платы, а также отчёт о результате испытаний, в котором акцент сделан на КПД, нагреве и работе с динамическими нагрузками
  • /ul>

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Данный преобразователь с режимом непрерывной проводимости (Continuous Conduction Mode, CCM), двухтранзисторным выходным каскадом и корректором коэффициента мощности (ККМ) представляет собой простое, но эффективное решение. В нём для обеспечения КПД 99% следует учесть многие детали. В проекте PMP20873 используются звено питания LMG3410 на базе технологии GaN от компании TI, рассчитанное на напряжение 600 В, и цифровой контроллер UCD3138 от компании TI. В обзоре данного решения приводится детальное описание работы топологии с ККМ и двухтранзисторным выходным каскадом, подробно описываются особенности дизайна данной схемы и приводятся особеноости управления моточными изделиями и прошивкой данного проекта. Данный преобразователь работает при частоте переключения 100 кГц. Плавный запуск преобразователя от переменного входного напряжения электросети обеспечивает минимизацию скачков тока и уменьшение коэффициента нелинейных искажений (THD). Прошивка ККМ позволяет производить измерения переменного тока и выходного напряжения ККМ в режиме реального времени, а также предсказывать длительность времени простоя, необходимого для того, чтобы на коммутационном узле прошёл полный период колебания. Адаптивное управление длительностью времени простоя позволяет эффективно минимизировать как потери на переключении, так и потери на проводимости корпусного диода полевого GaN-транзистора. Для установки параметров и настройки контура управления данного решения доступен графический интерфейс пользователя.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Преобразователь мощностью 1 кВт с КПД 99%, частотой переключения 100 кГц и переменным входным напряженеим 230 В (при переменном входном напряжении 115 В мощность снижается до 600 Вт для обеспечения долговременной работы)
  • Звено питания LMG3410 от компании TI на базе технологии GaN с интегрированным драйвером обеспеяивает надёжность данного решения и позволяет упростить его дизайн
  • Функции защиты от повышенного тока, перегрева и повышенного напряжения с возможностью регулировки скорости изменения напряжения на коммутационном узле
  • Полностью цифровое управление
  • Адптивное управление длительностью времени простоя и низкий уровень искажений переменного тока
  • Графический интерфейс пользователя для установки параметров ККМ и настройки контура управления

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Проект PMP20978 представляет собой лёгкий резонансный преобразователь с высоким КПД и высокой удельной мощностью. Он преобразует входное напряжение 390 В в выходное напряжение 48 В при выходной мощности 1 кВт. Звено питания проекта PMP20978 характеризуется удельной мощностью 140 Вт / куб. дюйм. Масса всей печатной платы составляет менее 230 гр. При постоянном значении частоты переключения 950 кГц в рабочем режиме максимальное значение КПД данного проекта составляет 97,6%.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Резонансный преобразователь мощностью 1 кВт с входным напряжением 390 В, выходным напряжением 48 В и высокой частотой переключения
  • Частота переключения 950 кГц при общей массе менее 210 гр.
  • В качестве входных ключей используются высоковольтные полевые GaN-транзисторы от компании TI
  • Оптимизированный LLC-преобразователь с синхронным выпрямлением на базе UCD7138 / UCD3138A
  • Габариты звена питания: 2 дюйма x 2,1 дюйма x 1,7 дюйма
  • Максимальное значение КПД 97,6%

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
В данном проекте для генерирования выхода 0,85 В / 40 А в компактном (21 мм x 35 мм) форм-факторе при небольшом нагреве и отсутствии принудительного воздушного охлаждения используется TPS543C20 в наращиваемой конфигурации. Данная печатная плата включает в себя интегрированную высокоскоростную динамическую нагрузку, интерфейс для измерения пульсаций на выходе, а также тестовую точку для анализатора устойчивости, такого как 2130 от компании Venable. Механзим внутренней компенсации обеспечивает плотность и простоту данного решения.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Возможность увеличения выходного тока до 80 А путём наращивания проекта
  • Механизм внутренней компенсации
  • Компактная (21 мм x 35 мм) печатная плата
  • Нагрев менее 30°C при выходном токе 40 А и отсутствии принудительного воздушного охлаждения
  • Насыщенный тестовый интерфейс, включающий в себя интегрированную высокоскоростную динамическую нагрузку
  • Данное решение было протестировано при использовании принудительного воздушного охлаждения, выходном токе 75 А и нагреве 45°C

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Типовое решение высокочастотного резонансного преобразователя с выходным напряжением 12 В и с диапазоном входных напряжений от 380 В до 400 В расчитана на использование резонансного контура с резонансной частотой 500 кГц. Пиковая эффективность 96,0% (включая источник напряжения смещения) достигается в этой конструкции при использовании высоковольтного GaN транзистора вместе с микросхемами UCD3138A и UCD7138 для оптимизации "мертвого" времени задержки и интервала активной работы синхронного выпрямителя (SR).
Возможности:

  • Резонансная частота 500 кГц
  • Номинальное преобразование 390 В в 12 В/500 Вт
  • КПД 96,0% при входном напряжении 390 В с включенным источником смещения
  • Размер силового каскада 1,9" x 3"

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект PMP4320A представляет собой DC/DC-преобразователь с одним выходом и полностью цифровым управлением в стандартном форм-факторе 1/2 на базе UCD3138. Он рассчитан на генерирование выходного тока до 50 А при выходном напряжении 12 В. Для данного преобразователя характерны высокие КПД и значения рабочих характеристик, а также имеется возможность гибкого конфигурирования преобразователя, что идеально подходит для использования его в качестве шинного преобразователя.

Возможности:

  • По результатам испытаний полностью соответствует требованиям клиентов на рынке телекоммуникационных систем
  • Гибкая настройка ключевых параметров
  • Полномостовой преобразователь с синхронным выпрямителем
  • Хорошие тепловые характеристики благодаря малому количеству компонентов
  • КПД 93,9 %
  • Защита от повышенного напряжения и перегрузки на выходе, а также от пониженного напряжения на входе

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
The PMP4497 is a GaN-based reference design solution for the Vcore such as FPGA, ASIC applications. With high integration and low switching loss, the GaN module LMG5200 enables a high efficiency single stage from 48V to 1.0V solution to replace the traditional 2-stage solution. This design shows the GaN performance and the system advantages, compared with the 2-stages solution. A low cost ER18 planar PCB transformer is embedded on the board. The design was achieved in a compact form factor (45mm*26mm*11mm). The size could be further reduced by optimizing frequency and components.
Возможности:

LMG5200 GaN FET module Single stage Half-Bridge Current-Doubler topology Extra high Efficiency up to 89.9% with full load @48Vin DCAP+ Controlling with the TPS53632G Compact size: 45mm*26mm*11mm

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Данное типовое решение предназначено для обеспечения питанием AVS ядра в Keystone Multicore DSP, в основном серии C66x. В серии C66x используется технология Smart Reflex, что позволяет DSP управлять собственным питанием. Данная возможность реализована с использованием синхронного понижающего преобразователя (TPS56121) с управлением выходным напряжением через LM10010. LM10010 принимает 6-битный сигнал управления от DSP и подстраивает выходное напряжение TPS56121, который питает DSP.

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

PMP7804 - референс дизайн обеспечивает все шины питания, необходимые для питания ПЛИС Xilinx® KINTEX® 7. Дизайн использует модули питания SimpleSwitcher наряду с низковольтными синхронными понижающими регуляторами LM2121x для "простоты использования" и сокращения сроков разработки. Такой дизайн оптимизирован для питания 12 В.

 

Возможности:

  • Обеспечивает все необходимые шины питания для ПЛИС Xilinx® Kintex® 7 серии;
  • Дизайн оптимизирован для входного напряжения питания 12 В;
  • Модульный дизайн для простоты использования.

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Тестирование
Описание:

PMP7902 представляет собой изолированный обратноходовой преобразователь с использованием ИС несинхронного импульсного регулятора напряжения LM5001. Данный проект поддерживает входное напряжение с диапазоном от 4,5 В до 5,5 В и генерирует изолированное выходное напряжение 5 В при токе нагрузки до 0,25 А. В данном проекте используется готовый трансформатор в корпусе VERSAPAC, обеспечивающий рейтинг изоляции 500 В между первичной и вторичной сторонами. Прецизионный регулятор напряжения с шунтом обеспечивает точную стабилизацию выходного напряжения с использованием оптопары для преодоления изоляционного барьера.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Изолированный выход
  • Используется стандартный готовый трансформатор
  • Стабилизированный выход с использованием прецизионного шунта на вторичной стороне
  • Низкопрофильный проект, в котором используются исключительно керамические конденсаторы
  • Интегрированный ключ на полевом транзисторе
  • Встроенная функция защиты от повышенного тока

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Xilinx выбрала TI в качестве разработчика системы питания для ППВМ семейства Virtex 7 (наряду с другими аналоговыми решениями от TI). В данном проекте Вы найдёте схему электрическую принципиальную и перечень элементов для данного решения системы питания для Xilinx, реализованного на комплектах для разработки.

Данный базовый проект имеет характер аппаратного решения.

Возможности:


Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В системе управления питанием Artix7 используются силовые модули, линейные регуляторы и контроллеры PMBus для обеспечения основным и вспомогательным питанием всех узлов ПЛИС, включая DDR память. Графический интерфейс пользователя позволяет отслеживать напряжения и токи на шинах питания.

Возможности:

  • Решение оптимизировано для работы от источника питания 12 В;
  • 2 контроллера PMBus управляют в общей сложности 9 линиями питания;
  • Модули питания поддерживают до 6 А выходного тока;
  • Трансиверы питаются от LDO с низким уровнем шума;
  • Синхронная динамическая энергозависимая DDR память с произвольным доступом позволяет хранить пользовательские код и данные;
  • Протестированное решение.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Компания Xilinx выбрала TI как поставщика решений питания для Kintex 7 FPGA (наряду с другими аналоговыми решениями от TI). Вы найдете схемы и BOM для решения Xilinx с использованием наборов разработчика.

Возможности:


Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Проект PMP8372 оптимизирован под малые габариты, и для генерирования как положительного, так и отрицательного выходных напряжений от источника напряжения 12 В / 24 В в нём используются понижающий модуль питания TPS84250 на верхней стороне печатной платы и силовой модуль с отрицательным выходным напряжением TPS84259 на нижней стороне печатной платы. Путём изменения номиналов резисторов выходные напряжения можно регулировать в диапазоне от +/-3 В до +/-15 В. Выходной ток на каждом из выходных каналов данного проекта может достигать значения 1 А. Для реализации малошумящего решения с высоким коэффициентом подавления пульсаций напряжения питания (PSRR) в данном проекте используются LDO-регулятор напряжения TPS7A4700 с положительным входным напряжением и LDO-регулятор напряжения TPS7A3301 с отрицательным входным напряжением, поэтому данное решение идеально подойдёт для питания усилителей с биполярными входами, преобразователей данных или других чувствительных к шумам аналоговых схем.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Широкий диапазон входного напряжения от 7 В до 40 В
  • Два выходных напряжения можно регулировать в диапазоне от +/-3 В до +/-15 В, и на каждом из выходных каналов выходной ток может достигать значения 1 А
  • LDO-регуляторы с высоким коэффициентом подавления пульсаций напряжения питания (PSRR): PSRR 80 дБ на положительном выходном канале при частоте 100 Гц и PSRR 72 дБ на отрицательном выходном канале при частоте 100 кГц
  • Уровень шума на положительном выходном канале: 7 мкВ (среднеквадратичное значение) при частотах 10 Гц и 100 кГц; уровень шума на отрицательном выходном канале: 30 мкВ (среднеквадратичное значение) при частотах 10 Гц и 100 кГц
  • Сверхмалошумящее решение для питания усилителей с биполярными входами, преобразователей данных или других чувствительных к шумам аналоговых схем

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Данный проект представляет собой FBPS-преобразователь на 100 кГц, работающий в режиме источника напряжения. Он поддерживает входное напряжение в диапазоне от 400 до 750 В постоянного тока и обеспечивает управляемый выход 24 В/ 12 А. Компонент UCC28950 от TI обеспечивает высокую эффективность при высоких входных напряжениях.

 

 

Возможности:

  • КПД свыше 92% при полной нагрузке
  • Высокое входное напряжение
  • Фазоизменяющий полный мост на 250 Вт
  • Широкий диапазон высоких входных напряжений от 400 до 750 В постоянного тока
  • Обеспечивает синхронное выпрямление за счёт эффективного удвоителя напряжения
 

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

В базовом проекте PMP8709 представлен источник питания с универсальной топологией, который преобразует входное напряжение с диапазоном от 8 В до 32 В в выходное напряжение 13,5 В. Максимальное значение тока нагрузки составляет 2 А. На выходе данного проекта используются исключительно керамические конденсаторы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Данный проект был собран и протестирован
  • Исключительно керамические конденсаторы на выходе
  • Широкий диапазон входного напряжения
  • Опциональная функция отключения устройства при пониженном входном напряжении

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Проект PMP9335 предназначен для применения с ППВМ семейства Zynq от Xilinx, и в нём используются TPS84A20 и TPS84320. В данном проекте также используется внешний таймер с целью установления частоты переключения на значение 300 кГц. Кроме того, в данном проекте осуществляется управляемое секвенсирование шин напряжений питания при включении и выключении устройства.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Предназначен для применения с ППВМ семейства Zynq от Xilinx
  • Компактное и простое в использовании решение на базе модулей понижающих регуляторов напряжения TPS84A20 и TPS84320
  • Управляемое секвенсирование шин напряжений питания при включении и выключении устройства
  • Будучи предназначенным для использования в качестве подключаемого модуля, данный проект подразумевает использование дополнительной сглаживающей ёмкости или внешней печатной платы

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект PMP9353 представляет собой полноценное решение источника питания для SoC-устройств семейства Cyclone V от Altera. В данном проекте используются несколько последовательно соединённых модулей LMZ3, два LDO и терминирующий регулятор DDR для обеспечения всех необходимых шин для питания SoC-микросхемы. Данный проект также корректно выполняет секвенсирование при включении.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Обеспечивает все необходимые шины для питания SoC семейства Cyclone V от Altera
  • Оптимизированный для поддержки входного напряжения 12 В проект
  • Прост в использовании благодаря интегрированным последовательно соединённым модулям питания LMZ3
  • Оптимальная комбинация переключающих регуляторов и LDO позволяет получить лучшую схему распределения энергии
  • Поддерживает устройства памяти DDR3
  • Данный проект был протестирован и готов к использованию в системе питания SoC семейства Cyclone V

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект PMP9357 представляет собой полноценное решение питания для FPGA семейства Arria V от Altera. В данном проекте для организации всех необходимых шин питания для FPGA используются несколько синхронных понижающих преобразователей TPS54620, LDO, а также терминирующий регулятор DDR. Для правильного секвенсирования питания используется секвенсер/ монитор питания UCD90120A, которым можно управлять по I2C.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Имеет все необходимые шины питания для FPGA семейства Arria V от Altera
  • Проект оптимизирован для поддержки входа 5 В
  • Крайне высокая плотность установки компонентов на печатной плате, что позволяет уменьшить её габариты
  • Оптимальное сочетание импульсных регуляторов и LDO позволяет добиться наилучшего распределения питания
  • Поддерживает устройство памяти DDR3
  • Данный проект протестирован и готов к работе по организации питания для FPGA семейства Arria V

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
The PMP9483 reference design is a very-tightly laid-out triple-output power supply design featuring the new LM43603 36-Volt, 3-Amp synchronous SIMPLE SWITCHER converter, and two LMZ10501 nano modules. The LM43603 is taking a wide input voltage of up to 36 Volts and converting it down to 5 Volts, and then the LMZ10501s are converting that 5 Volts down to 1.8 Volts and 2.5 Volts, all in a very small overall solution size of 30mm x 20mm. This design is EMI CISPR22 Class B compliant.

This is a design targeted for the Industrial market with the LM43603 and LMZ10501. It is a three output design 5V, 1.8V and 2.5V. Small form factor was a design criterion.
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The electrical performance of data converters depends on the cleanliness of their supply voltages. Linear regulators (LDOs) are commonly used but have low efficiency and high power loss, which is unsuitable for portable applications. Using a switch mode power supply (SMPS) instead, such as the TPS62231 and TPS62237, is a cost-effective and efficient power supply solution. Such a solution does not degrade the performance of the 12-bit ADS540x family of analog to digital converters (ADCs) and does not waste excessive power. The test report shows the Signal to Noise Ratio (SNR) and Spurious-Free Dynamic Range (SFDR) comparisons between the two power supplies, which demonstrate the same performance.

Возможности:

Efficiency increase from 47% to 83% Input current reduced from 620 mA to 350 mA No linear regulators (LDOs) required to cleanly power ADC 12-bit performance maintained Smaller DC/DC solution size than LDOs Supports 5-V input

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Благодаря использованию схемы восстановления постоянной составляющей OPA615 с широкой полосой пропускания в данном базовом проекте удалось реализовать высокопрецизионную схему выборки и хранения с широкой полосой пропускания для различных применений. Данную схему можно легко настроить под конкретное применение благодаря тому, что к ней прилагается полноценное руководство по проекту.

Возможности:

  • Полоса пропускания до 320 МГц
  • Напряжения питания +/-5 В, размах выходного напряжения компаратора +/-3,5 В, максимальный ток потребления около 14 мА
  • Спадание напряжения со скоростью от 0,17 мВ / мкс на конденсаторе ёмкостью 100 пФ
  • Инжектированный заряд всего лишь 40 фКл
  • Коэффициент подавления шумов при коммутации схемы выборки и хранения 100 дБ
  • Данный базовый проект был протестирован в лабораторных условиях и включает в себя файлы проекта и исчерпывающее руководство по проекту

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Референс дизайн, и связанный с ним код Verilog, может быть исользован в качестве отправной точки для взаимодействия ПЛИС Altera c высокоскоростными LVDS интерфейсами аналого-цифровых и цифро-аналоговых преобразователей.

 

Возможности:

  • Этот дизайн представляет собой исключительно прошивку и детельно обсуждается в целях понимания;
  • Пример кода Verilog является простой отправной точкой для высокоскоростных решений на основе ПЛИС;
  • Дизайн легко распространяется на другие высокоскоростные преобразователи данных TI;
  • АЦП и ЦАП разделены между собой на тот случай, если требуется только одно решение;
  • Временные ограничения интерфейса подробно обсуждаются для АЦП и ЦАП;
  • Прошивка протестирована с помощью доступных оценочных плат TI.

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Тестирование
Описание:

В применениях, в которых присутствуют битовые ошибки и, как следствие, ошибки в отсчётах (также называемые «искрящимися» кодами, ошибками в словах или ошибками в коде), важно иметь возможность измерять ошибки, вызванные данными битовыми ошибками. В инструкции по применению данной прошивки ППВМ предлагается способ точного измерения данных ошибок в течение неопределённого времени и приводится пример того, как подобное измерение может быть выполнено с использованием простой платформы на базе ППВМ. Код доступен по запросу для двух примеров, описанных в инструкции по применению.

Данный базовый проект имеет характер программного решения.

Возможности:

  • Позволяет понять, какие виды ошибок могут возникать и что они под собой подразумевают
  • Описание нового подхода к измерению ошибок в течение неопределённого времени для измерения истинного значения ошибки АЦП
  • Позволяет клиентам производить измерения битовых ошибок на их собственном стенде при других условиях
  • Прошивка доступна для бюджетной платформы на базе ППВМ от TI наряду с простым графическим интерфейсом пользователя для отслеживания ошибок в течение времени

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный базовый проект представляет собой руководство для системных разработчиков по схемотехнике и трассировке печатных плат с АЦП с частотами выборок свыше 1 GSPS. Используйте данный базовый проект вместе с технической документацией – последняя всегда является истиной в последней инстанции. Кроме того, базовая печатная плата ADC1xDxxxx(RF)RB делает данный базовый проект максимально полезным. Все исходные файлы проекта для данной базовой платы наряду с условными обозначениями АЦП для CAD/ CAE доступны для скачивания на веб-странице продукта или на странице проектов от TI. В данном документе под АЦП или АЦП с частотой выборок свыше 1 GSPS подразумеваются ADC12D1800RF, ADC12D1600RF, ADC12D1000RF, ADC12D800RF, ADC12D500RF, ADC12D1800, ADC12D1600, ADC12D1000, ADC10D1500, ADC10D1000, ADC12D1600QML и ADC10D1000QML.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • В данном документе рассматриваются вопросы аналогового входа, входа тактового сигнала и дизайна системы питания
  • Рассматриваются вопросы трассировки с точки зрения синхронизации различных устройств
  • Акцент на основных моментах, связанных со схемотехникой и трассировкой печатных плат с АЦП с частотами выборок свыше 1 GSPS
  • Приводятся примеры в виде файлов трассировки проекта

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TSW308x представляет собой пример проекта решения двухканального широкополосного приёмника-преобразователя «цифровой код – РЧ», который способен генерировать сигналы со смежным РЧ-спектром с полосой частот до 600 МГц. В данном системе представлен базовый пример того, как можно использовать DAC34x8x, интеллектуальный модулятор TRF3705 и LMK0480x для решения данной задачи. Данный базовый отладочный модуль в связке с картой захвата (такой как, например, TSW1400EVM) может быть использован для генерирования случайных сигналов узкополосных и широкополосных РЧ-сигналов. В данном проекте приводятся примеры конфигураций для генерирования тестовых сигналов, удовлетворяющих требованиям стандарта WCDMA.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение широкополосного передатчика с преобразованием «цифровой код – РЧ»
  • Генерирование сигналов со смежным РЧ-спектром с полосой частот до 600 МГц
  • Генерирование РЧ-сигналов с частотами от 3000 МГц до 4 ГГц
  • Интегрированные РЧ-усилитель и аттенюатор
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TSW1265EVM представляет собой пример проекта решения двухканального широкополосного приёмника-преобразователя «РЧ – цифровой код», который способен оцифровывать сигналы со спектром до 125 МГц. В данном системе представлено базовый пример того, как можно использовать ADS4249, LMH6521, LMK0480x и двухканальный смеситель для решения данной задачи. Данный базовый отладочный модуль в связке с картой захвата (такой как, например, TSW1400) может быть использован для захвата и анализа узкополосных и широкополосных сигналов. В данном проекте приводятся инструкции по изменению низких и промежуточных частот в соответствии с требованиями различных применений. TIDA-00073 был реализован с использованием аппаратного обеспечения TSW1265EVM.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение широкополосного приёмника с преобразованием «РЧ – цифровой код»
  • Возможность дискретизации с частотой до 125 МГц
  • Поддержка РЧ-сигналов с частотами от 1700 МГц до 2200 МГц (в зависимости от смесителя – возможность заменить смеситель на другой из того же семейства)
  • Интегрированный DVGA для управления коэффициентом усиления
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro для анализа

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект представляет собой широкополосный базовый проект комплексного приёмника и отладочную платформу, которая идеально подойдёт для использования в качестве приёмника с обратной связью для цифрового предыскажения передатчика. Сигнальная цепь данного отладочного модуля идеально подойдёт для применений с комплексной обратной связью с высокими частотами среднего диапазона и включает в себя комплексный демодулятор, а также двухканальный усилитель с цифровым управлением и переменным коэффициентом усиления (DVGA) LMH6521 и 12-битный двухканальный АЦП ADS5402 с частотой выборок 800 MSPS от TI. Благодаря возможности изменения интегрированных фильтрующих компонентов данную сигнальную цепь можно настроить для широкого ряда диапазонов частот. Данный отладочный модуль также включает в себя фильтр джиттера тактового сигнала LMK04808 c двумя контурами ФАПЧ и интегрированным генератором от TI для организации решения с малошумящим тактовым сигналом. Коэффициент усиления DVGA LMH6521 управляется с помощью графического интерфейса пользователя или посредством высокоскоростного разъёма с помощью ППВМ.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение комплексного широкополосного приёмника с преобразованием «РЧ – цифровой код»
  • Возможность дискретизации с частотой до 800 МГц
  • По умолчанию поддерживаются РЧ-сигналы с частотами от 1800 МГц до 2400 МГц, возможность поддержки диапазона от 700 МГц до 3 ГГц
  • Интегрированный DVGA для управления коэффициентом усиления
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro для анализа

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В проекте демонстрируется, как использовать активный интерфейс с выходом по втекающему току DAC5682Z – в число типовых применений такой системы входят аппаратные средства генераторов случайных сигналов. Данный отладочный модуль включает в себя DAC5682Z для осуществления цифро-аналогового преобразования, OPA695 для реализации активного интерфейса с использованием операционного усилителя с широкой полосой пропускания, а также THS3091 и THS3095 для демонстрации операционного усилителя с большим размахом напряжения. Также на печатной плате имеются CDCM7005, кварцевые генераторы, управляемые напряжением (VCXO) и источник опорного напряжения для генерирования тактового сигнала, а также линейные регуляторы для стабилизации напряжения. Связь с данным отладочным модулем осуществляется по интерфейсу USB с помощью программного графического интерфейса пользователя.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Пример высокопроизводительного аппаратного средства генератора случайных сигналов
  • Генерирования широкополосного сигнала с использованием DAC5682z
  • Имеется 1 широкополосный высокопроизводительный выход, способный управлять нагрузками с импедансом 50 Ом с использованием OPA695
  • Имеется высоковольтный выход с использованием THS3095 с максимальным размахом напряжения 30 В
  • Платформа для простой отладки с использованием TSW1400 и программного обеспечения для генератора испытательного сигнала

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Схемы аналоговых интерфейсов, представленные в данном базовом проекте, обычно используются для сопряжения цифро-аналоговых преобразователей (ЦАП) на базе источников тока и квадратурных модуляторов. Несмотря на то, что в данном базовом проекте в качестве примера высокоскоростного ЦАП от TI используется DAC348x, данные схемы с небольшими изменениями могут применяться и для других преобразователей на базе источников тока. DAC348x и аналоговый интерфейс TRF3705 по умолчанию устанавливаются на отладочные модули TSW308xEVM. И DAC348x, и TRF3705 спроектированы с одинаковыми постоянными напряжениями смещения и параметрами размаха переменного тока для обеспечения однородного интерфейса. Также описываются прочие топологии схем для соответствия другим постоянным напряжениям смещения и параметрам размаха переменного тока. Выбрав правильные напряжение смещения и параметры размаха переменного тока, разработчики использовать данные схемы в соответствии с требованиями их применений с целью обеспечения оптимальной работы системы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Проводится анализ интерфейса на TSW308x для демонстрации непосредственного подключения между DAC3484 и TRF3705
  • Демонстрируются и объясняются общие принципы сопряжения между ЦАП на базе источников тока и I/Q-модуляторами
  • Spice-модели TINA для различных сетей интерфейсов с постоянным и переменным током, а также интерфейсов с фильтрами с целью удовлетворения нужд заказчиков

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Данный блок коррекции дисбаланса I/Q-составляющих, реализованный на базе программируемой пользователем вентильной матрицы (ППВМ) в составе TSW6011EVM, позволяет пользователям адаптировать архитектуру приёмника с прямым преобразованием с понижением частоты в беспроводную систему. В основе данного блока коррекции дисбаланса I/Q-составляющих лежит алгоритм слепого разделения с одной линией задержки, который корректирует частотно-независимый дисбаланс I/Q-составляющих в приёмной системе с нулевой ПЧ. Помимо блока коррекции дисбаланса I/Q-составляющих данная ППВМ включает в себя цифровой усилительный блок, цифровой блок измерения мощности, 2 блока интерполяции, блок коррекции смещения I/Q-составляющих и квадратурный смесительный блок.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Сигнальная цепь приёмника с прямым преобразованием с понижением частоты и автоматической коррекцией дисбаланса I/Q-составляющих
  • Включает в себя I/Q-демодулятор TRF371125 для прямого преобразования в исходящий сигнал
  • ADS5282 для приёма полученного I/Q-сигнала с целью последующей его I/Q-обработки
  • Пример автоматической коррекции дисбаланса I/Q-составляющих методом слепого разделения реализован на ППВМ семейства Cyclone III от Altera

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном базовом проекте демонстрируется способность высокоскоростного усилителя LMH6554 выполнять преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.

Базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоскоростное преобразование несбалансированного сигнала в дифференциальный при сохранении превосходных характеристик
  • Характеристики системы при управлении ADS4449 со стороны LMH6554:
    • первая зона Найквиста: динамический диапазон, свободный от паразитных составляющих (SFDR) – свыше 82 дБ в полной мощности сигнала (dBFs); отношение «сигнал-шум» (ОСШ) – свыше 71 dBFs;
    • вторая зона Найквиста: SFDR – свыше 80 dBFs; ОСШ – свыше 68 dBFs
  • Примеры интерфейсов с фильтрацией постоянной составляющей и без неё
  • Примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы
  • Указываются особенности дизайна источника питания усилителя для достижения наилучших характеристик системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном базовом проекте демонстрируется способность высокоскоростного THS4509 производить преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоскоростное преобразование несбалансированного сигнала в дифференциальный при сохранении превосходных характеристик
  • Характеристики системы при управлении ADS4449 со стороны THS4509:
    • первая зона Найквиста: динамический диапазон, свободный от паразитных составляющих (SFDR) – свыше 77 дБ в полной мощности сигнала (dBFs); отношение «сигнал-шум» (ОСШ) – свыше 71 dBFs;
    • вторая зона Найквиста: SFDR – свыше 69 dBFs; ОСШ – свыше 67 dBFs
  • Примеры интерфейсов с фильтрацией постоянной составляющей и без неё
  • Примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы
  • Указываются особенности дизайна источника питания усилителя для достижения наилучших характеристик системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект призван помочь системным разработчикам в понимании компромиссов и оптимизации реализации управления АЦП со скоростями передачи данных свыше 1 Гбит/с с использованием балуна для применений с высокой пропускной способностью. Под упомянутыми компромиссами понимаются конструкция балуна, вносимые потери, динамические характеристики, возможность изменения конфигурации и простота реализации. Топология и трассировка играют критически важную роль в оптимизации работоспособности системы, поэтому данные проекты позволят уменьшить циклы разработки.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Упрощает системный дизайн
  • Делает понятными режимы работы АЦП
  • Измеренные характеристики системы
  • Используется ряд балунов с высокой пропускной способностью
  • Демонстрирует вносимые компромиссы в зависимости от выбранного режима
  • Демонстрируется оптимизированная трассировка

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

JESD204B является новейшим веянием в цифровых интерфейсах для преобразователей данных. Данный интерфейс обладает преимуществами высокоскоростной последовательной цифровой технологии, что позволяет добиваться выгоды в виде, например, увеличенной пропускной способности канала. В данном базовом проекте акцент делается на одной из сложностей адаптации данного нового интерфейса: понимание и определение времени задержки связи. В данном примере определяется время задержки связи в системе, содержащей АЦП LM97937 от Texas Instruments и ППВМ семейства Kintex 7 от Xilinx.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Гарантированное определение времени задержки связи по интерфейсу JESD204B
  • Помогает понять компромисс между временем задержки связи и возможностью изменения времени задержки передачи последовательных данных
  • Возможность использования стандартного и процедурного подходов к определению времени задержки связи
  • Реализация интерфейса JESD204B с использованием АЦП ADC16DX370 или LM97937 от Texas Instruments и ППВМ семейства Kintex 7 от Xilinx

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

RS485 (изолированный, неизолированный) является популярным интерфейсом в сфере грид-инфраструктур и одной из главной опций в разрабатываемом в настоящее время оборудовании. TIDA-00308 позволяет быстро производить отладку и проводить процесс разработки с помощью устройств RS485 от TI в 3 различных случаях применения с помощью изолированного источника питания, который включён в этот проект. Кроме того, в руководстве пользователя приведены результаты испытаний данного проекта по стандартам IEC61000-4-2 (электростатический разряд) и IEC61000-4-5 (скачок напряжения).

 

Возможности:

  • В одном проекте приведены три сценария применений RS485
  • Доступны два изолированных питания, 5 В и 3,3 В
  • Статус передачи и приёма по RS485 отображается на светодиоде
  • Данный дизайн совместим со многими изолированными устройствами от TI для различных применений
  • Соответствует требованиям IEC-61000:
    • IEC-61000-4-2: электростатический разряд до 4 кВ (контакт)
    • IEC-61000-4-5: всплески напряжения до ±1 кВ
  • Нацелен на применения в качестве:
    • интерфейса с применением изолятора
    • неизолированного приёмопередатчика RS485
    • изолированного приёмопередатчика RS485

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Это решение демонстрирует модификации платы, требуемые для приложений с поддержкой высокой пропускной способности и высокой частоты, использующий текущий источник ЦАП DAC38J84 с модулятором TRF3704. TRF3704 – это модулятор 6 ГГц, поддерживающий широкие диапазоны модуляций. DAC38J84 – это конвертер 2,5 Гвыборок/с, поддерживающий базовый диапазон 600 MГц. Комбинация облегчает работу на частотах и с пропускной способностью, которые ранее были недостижимы для высокопроизводительных систем связи.

Возможности:

  • Поддержка полосы пропускания 600 МГц, соответствующей полосы пропускания радиочастотного диапазона 1,2 ГГц;
  • Работа до 6 ГГц с хорошим коэффициентом усиления и линейностью характеристики;
  • Обеспечивает правильное преобразование сетевого интерфейса ЦАП для модулятора;
  • Обеспечивает резервирование для LPF между ЦАП и модулятором;
  • Вносит изменения для обеспечения плоской частотной характеристики ББ для приложений с высокой пропускной способностью;
  • TSW38J84 - это типовое решение с графическим интерфейсом, которое можно купить; любые изменения могут быть простестированы на этой отладочной плате.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Применение методов выравнивания – это эффективный способ компенсирования потерь в канале передачи по последовательному интерфейсу JESD204B в преобразователях данных. В данном базовом проекте использован ADC16DX370, сдвоенный 16-битный аналого-цифровой преобразователь (АЦП) на 370 MSPS, в котором используется метод выравнивания с ослаблением для подготовки последовательных данных для передачи со скоростью 7,4 Гбит/с. У пользователя существует возможность оптимизировать ослабление (DEM) и размах выходного напряжения (VOD) выходного драйвера, чтобы эти параметры канала находились в обратно пропорциональной зависимости. Эксперименты показывают чистый приём сигнала на расстоянии 20 дюймов с использованием материала FR-4.

Возможности:

  • Позволяет добиться высокоточной работы последовательного интерфейса JESD204B с учётом использования недорогих материалов печатной платы
  • Дает возможность прийти к пониманию ограничений, которые накладывают каналы с потерями, и освоить методы выравнивания для снятия этих ограничений
  • Использовать выверенный подход к оптимизации параметров выравнивания ADC16DX370
  • Базовый проект протестирован и включает в себя отладочный модуль, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект представляет собой бюджетное высокопроизводительное решение генератора тактового сигнала для преобразователей данных с частотой выборок свыше 1 GSPS. В данном базовом проекте рассматривается использование малошумящего синтезатора частоты TRF3765, генерирующего тактовый сигнал для аналого-цифрового преобразователя с частотой выборок 4 GSPS (ADC12J4000). Эксперименты показывают соответствие заявленным в технической документации значениям ОСШ (SNR) и динамического диапазона, свободного от паразитных составляющих (SFDR).

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Диапазон частоты от 300 МГц до 4,8 ГГц
  • Малошумящий ГУН: фазовый шум около 133 дБн/Гц
  • Низкий уровень джиттера: 0,35 пс
  • Данный базовый проект был протестирован и включает в себя отладочную печатную плату, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Растущий спрос на беспроводные сети для обеспечения быстрой передачи данных пользователям увеличивает производительность приемопередающего оборудования для обеспечения достаточной пропускной способности и поддержки крупнейших стандартизированных несущих частот (с агрегацией частот в некоторых случаях), а также достаточную чувствительность приемника и динамический диапазон для работы в присутствии сильных блокирующих сигналов в рабочем окружении.

Это решение от TI описывает подсистему RF-приемника с 16-битным сэмплером, пропускная способность которого превышает 100 МГц, включающую понижающий микшер, цифровой усилитель с переменным коэффициентом усиления (DVGA), высокоскоростной конвейерный аналого-цифровой преобразователь (ADC), гетеродин (LO), RF-синтезатор и тактовый генератор устранения джиттера.

 

Возможности:

  • Реализует подсистему RF супергетеродинного приемника с входным диапазоном частот 700-2700 МГц, шириной полосы пропускания 100 МГц и 16-битным АЦП;
  • Ускоряет время разработки беспроводной связи, программного обеспечения для радио, военных или тестово-измерительных приложений с проверкой IF сигналов цепи;
  • Оценить этот дизайн легко с поддержкой сбора данных и инструментов анализа;
  • Эта конструкция протестирована и включает оценочный модуль (EVM), приложение для настройки и руководство пользователя.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В данном проекте представлено высокоточное устройство детектирования повышенного и пониженного напряжения на типовой шине напряжения 24 В с использованием минимального количества компонентов. Высоковольтный вход VDD способен выдержать напряжение до 36 В, благодаря чему осуществляется поддержка входного напряжения с широким диапазоном изменения. Общий ток потребления составляет менее 20 мкА.

Базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоточное устройство мониторинга как повышенного, так и пониженного напряжения
  • Низкий ток потребления (менее 20 мкА)
  • Малогабаритное решение (корпус SOT-6)
  • Высоковольтные вход (до 36 В) и выход (до 25 В)
  • Минимальное количество использованных компонентов

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект TSW38J84 EVM представляет собой платформу для демонстрации решения двухканального передатчика с интегрированным резонатором. В данном базовом проекте используется устройство 2.5 GSPS DAC38J84 с высококлассными модуляторами: TRF3722 (с интегрированными PLL/ VCO) и TRF3705. TRF3722 и TRF3705 можно объединить для создания двухканального решения, в котором TRF3722 будет выступать в роли локального резонатора (LO) для обоих модуляторов. Интерфейс связи между DAC38J84 и модуляторами, а также методы измерения характеристик совместной работы ЦАП и модуляторов могут варьироваться. Приведённые результаты измерений включают в себя измерения полосы пропускания, выходной точки пересечения третьего порядка, искажения гармоник и подавления частот за пределами полосы пропускания.

Возможности:

  • Полноценное решение двухканальной передачи «биты-РЧ» и использованием интерфейса JESD204B
  • Платформа для тестирования 2.5 GSPS DAC38J84 с двумя высококлассными модуляторами
  • Выходная частота TRF3722 и TRF3705 достигает 4 ГГц
  • Решение с поддержкой полосы пропускания до 1 ГГц
  • Решение двухканальной передачи для современных систем связи, военного назначения и контрольно-измерительных приборов

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Проект TIDA-00419 от TI представляет собой пример подсистемы приёмного тракта гидролокатора с использованием интегрированного аналогового аппаратного средства (Analog Front End, AFE) AFE5809. AFE5809 имеет 8 каналов для обработки аналоговых сигналов (МШУ + аттенюатор, управляемый напряжением + усилитель с программируемым КУ) и цифровой обработки (АЦП + цифровой демодулятор), благодаря чему достигается высокий уровень интеграции приёмного тракта системы и становится доступной высокоточная визуализация с помощью эхолокации в высококлассных гидролокационных системах. В данном базовом проекте демонстрируется подсистема гидролокатора с изменённой относительно AFE5809EVM схемой электрической принципиальной. Отчёт о результатах тестирований, прилагаемый к данному проекту, составлен на базе связки из полноценного AFE5809EVM, карты захвата ППВМ TSW1400EVM и их соответствующих программных графических интерфейсов пользователя, которая была организована с целью симуляции полноценного решения приёмного тракта, способного производить высокоточные измерения.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Возможность измерения сигналов гидролокатора в диапазоне частот 30 кГц – 32,5 МГц
  • Цифровой демодулятор для детектирования огибающей и формирования диаграммы направленности
  • Переменная частота выборок (диапазон 10 MSPS – 65 MSPS) с возможностью синхронизации с внешним тактовым сигналом
  • Переменный коэффициент усиления (диапазон 4 дБ – 54 дБ)
  • Переменный входной импеданс
  • Данный проект был протестирован и включает в себя опорные материалы, в том числе схему электрическую принципиальную и перечень элементов

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Широкополосные радиочастотные приемники позволяют значительно расширить возможности радиоаппаратуры. Широкая полоса пропускания позволяет гибко настраивать каналы без внесения изменений в аппаратную часть, а так же принимать несколько каналов на разных частотах одновременно.

Данное типовое решение – широкополосный радиочастотный приемник с АЦП с частотой дискретизации 4 Гвыб./с, дифференциальным усилителем с частотой пропускания от 0 до 8 ГГц. Данный дифференциальный усилитель позволяет работать с низкочастотным сигналом, вплоть до постоянного тока, что невозможно при использовании согласующего трансформатора.

 

Возможности:

  • Типовое решение с полосой пропускания 2 ГГц
  • Поддерживает работу с постоянным током
  • Поддерживает несимметричный и дифференциальный вход
  • Решение включает в себя полноценную систему тактирования и питания

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В проекте системного уровня показано, как можно синхронизировать друг с другом два отладочных модуля (EVM) с помощью платформы VC707 от Xilinx. В документации данного проекта описываются необходимые аппаратные изменения и конфигурации устройств, включая схему тактирования. Для каждого EVM приводятся примеры файлов конфигурации. Описана прошивка FPGA, а также приведены соответствующие параметры конфигурации IP-блока от Xilinx. Продемонстрированы и проанализированы данные, снятые с актуального аппаратного обеспечения, согласно которым достигнута синхронизация в пределах 50 пс без использования особых кабелей или откалиброванных задержек распространения сигнала.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Демонстрация типовой радиолокационной подсистемы с фазированными решётками с синхронизацией АЦП с частотами выборки более 1 GSPS с интерфейсом JESD204B
  • Детально описывается применение тактового решения LMK04828
  • По результатам тестов достигнута синхронизация в пределах 50 пс без использования особых кабелей или откалиброванных задержек распространения сигнала
  • Описывается разработка прошивки Xilinx для получения клиентами полного понимания требований
  • Данная подсистема протестирована и включает в себя примеры файлов конфигурации

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В распространённом методе определения местоположения излучателей используется информация об амплитуде и сдвиге фаз сигнала, полученного от массива распределённых в пространстве датчиков. Для подобных систем важно получить детерминированное соотношение между фазами сигналов от отдельных датчиков для минимизации ошибок в измеренных ими данных. В данном проекте рассматривается вопрос о том, как возможно синхронизировать несколько аналого-цифровых преобразователей (АЦП) с интерфейсом JESD204B таким образом, чтобы данные в виде выборок, получаемые от АЦП, были выровнены по фазе.

Возможности:

  • Синхронизированные АЦП с частотой дискретизации 2*109 выборок/сек, работающие на частоте 3,072 ГГц
  • Система имеет возможность работать с более чем 2 АЦП
  • Расхождение по фазе менее 1 периода тактового сигнала АЦП
  • Простой в использовании программный интерфейс для управления и сбора данных
  • Отличные показатели АЦП по паразитным составляющим и шуму на частоте 3,072 ГГц
  • Данный проект был протестирован и включает в себя программное обеспечение, демонстрационное аппаратное обеспечение и руководство по проекту

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:

В базовом проекте ADC12D1600RFRB представлена платформа для демонстрации применения высокоскоростного оцифровывающего устройства, которое имеет функции генерирования тактового сигнала, управления питанием и обработки сигнала. В данном базовом проекте используются устройство ADC12D1600RF с частотой выборок 1,6 GSPS, интегрированная ППВМ семейства Virtex 4 от Xilinx и высокопроизводительный синтезатор тактовых сигналов LMX2531 для соответствия системным требованиям высокоскоростного оцифровывающего устройства с эффективным разрешением 9 бит.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • 2 канала аналого-цифрового преобразования с частотой выборок 1 GSPS
  • Эффективное разрешение свыше 9 бит в широком диапазоне частоты входного сигнала
  • Прототип бюджетного двухканального высокоскоростного оцифровывающего устройства для тестовых и измерительных систем

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данное типовое решение – LLC резонансный полумостовой DC/DC преобразователь с цифровым управлением через дочернюю плату 3138ACC32EVM-149. Дочерняя плата с предустановленным встроенным программным обеспечением реализует функции управления, требуемые для LLC резонансного полумостового преобразователя. Постоянное напряжение на входе TIDA-00512 (3138ALLCEVM-150) от 350 В до 450 В, номинальное напряжение на выходе 12 В при максимальном токе 29 А, выходная мощность при полной нагрузке 340 Вт.

 

Возможности:

  • Синхронный выпрямитель
  • Оптимальная эмуляция диодов и Dead-Time в синхронном выпрямителе
  • Ограничение тока в соответствии с рабочим циклом
  • Автоматическое переключение между режимами LLC и PWM
  • Контрольные точки для облегчения процесса тестирования топологии

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В системах, которые могут питаться от несколько источников питания, могут возникать сложности с достижением плавности переходных процессов при переключении между источниками. В особенности это проявляется в тех случаях, когда также необходимо блокировать обратный ток. В данном проекте TI продемонстрировано то, как два переключателя нагрузки могут быть использованы для мультиплексирования питания между двумя источника, а также для блокирования обратного тока.

Базовый проект имеет характер аппаратного решения.

Возможности:

  • TPS22959 – мультиплексор питания со схемой 2:1:
    • максимальное входное напряжение 5,5 В, максимальный ток 15 А, сопротивление в открытом состоянии 4,4 мОм (типовое значение при напряжении смещения 5 В);
    • оптимизированная RC-цепь для работы логики «сначала включить, потом выключить»;
    • управление посредством одного вывода GPIO для выбора источника
  • TPS22959 – блокирование обратного тока:
    • максимальное входное напряжение 5,5 В, максимальный ток 15 А, сопротивление в открытом состоянии 8,8 мОм (типовое значение при напряжении смещения 5 В);
    • переключатели с обратной схемой включения позволяют блокировать обратный ток в выключенном состоянии;
    • настраиваемое время нарастания

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект представляет собой высокоэффективный базовый проект AC/DC-преобразователя мощностью 300 Вт. На данный проект можно подавать напряжение смещения от внешнего источника, а также его можно перевести во вспомогательный режим с внутренним напряжением смещения для работы напрямую от электросети переменного тока. ККМ имеет полноценную внутреннюю компенсацию, что позволяет упростить проект в целом и дизайн печатной платы в частности. Функции защиты включают в себя 3-уровневую защиту от повышенного тока, защиту от кратковременных просадок напряжения электросети, защиту ККМ от повышенного напряжения благодаря использованию сглаживающего конденсатора, а также защиту ККМ от пониженного напряжения и перегрева.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Среднее значение КПД составляет 88,9% при напряжении 115 В и 90,6% при напряжении 230 В
  • При нагрузке 10% КПД составляет 83,68% при напряжении 115 В и 85,07% при напряжении 230 В
  • Высокий коэффициент мощности (99,5%), типовое значение коэффициента нелинейных искажений 6% при переменном напряжении 230 В и частоте 50 Гц
  • Потребляемая мощность при отсутствии нагрузки составляет менее 200 мВт при переменном напряжении 115 В, чего возможно достичь во вспомогательном режиме с внутренним напряжением смещения
  • Время включения составляет 397 мс
  • Защита от кратковременных просадок напряжения электросети

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Данная печатная плата позволяет использовать LMH5401 в качестве усилителя с низким коэффициентом усиления или в качестве аттенюатора.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Передача сигнала без фильтрации постоянной составляющей
  • Минимальный коэффициент усиления 0,5 В / В
  • Раздельные шины питания
  • Полоса пропускания 6 ГГц

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Базовый проект TIDA-00531 имеет функцию динамического масштабирования напряжения (DVS) в качестве решения управления питанием для обеспечения ядра ЦП/ ЦСП напряжениями питания.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Программируемое выходное напряжение с диапазоном от 1,2 В до 1,6 В с 90 промежуточными значениями
  • Выходное напряжение программируется по стандартному интерфейсу I2C
  • Функция включения и отключения выходного напряжения
  • Высокий коэффициент подавления пульсаций напряжения питания
  • Выходной ток до 800 мА
  • Схема данного проекта была протестирована и включает в себя подробное руководство проекта, данные о результатах тестирования и файлы проекта

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Базовый проект модуля с двумя изолированными универсальными аналоговыми входными каналами для программируемых логических контроллеров (PLC) TIDA-00550 характеризуется точностью и гибкостью. С помощью данного проекта TI в связке с сенсорными передатчиками имеется возможность измерять стандартные входные напряжения и токи, а также подключать термопары, термосопротивления и токовые петли 4-20 мА. Имея всего четыре входных терминала, данный проект подойдёт для приложений, в которых одновременно предъявляются требования к минимально возможной занимаемой площади, высокой степени гибкости и производительности.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Измерение напряжения до ±12 В
  • Измерение тока до ±55 мА
  • Поддержка термопар, а также 2-, 3- и 4-проводных термосопротивлений
  • Питание от токовой петли 4-20 мА
  • Точность: менее 0,02% (при температуре 25°C); менее 0,05% (в диапазоне температур (-35°C...85°C)
  • Устройство класса 2 согласно IEC61000-4-5 (±1 кВ при сопротивлении нагрузки 42 Ом)

Возможность заказа
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Проект TIDA-00571 может генерировать питание с крайне низким уровнем шумов для приложений Hi-Fi-аудио.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Крайне малошумящий источник питания для аудиодекодеров и силовых усилителей
  • Высокая точность выхода
  • Малогабаритное бюджетное решение
  • Простой дизайн

Возможность заказа
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Проект представляет собой широкополосный интегрированный генератора беспрерывных РЧ-сигналов с диапазоном частот 9,8 ГГц и низким уровнем фазового шума, в котором используется гибкий метод подавления паразитных составляющих. Уровень выходной мощности может задаваться в диапазоне от -32 дБм до 14,5 дБм с шагом 0,5 дБ. Данный генератор сигналов может быть использован в качестве локального генератора в таких применениях, как аналоговые и векторные генераторы сигналов, а также в качестве генератора тактовых сигналов для РЧ-АЦП. Проектом TIDA-00626 можно управлять с любого ПК посредством интерфейса USB2ANY от TI, а также с помощью LaunchPad микроконтроллера MSP430F5529.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Интегрированный широкополосный синтезатор частот с выходным диапазоном от 0,02 ГГц до 9,8 ГГц
  • Низкий уровень фазового шума; фазовый шум синтезатора на частоте 6 ГГц на уровне -110 дБн/Гц при отстройке частоты 100 кГц и на уровне -132 дБн/Гц при отстройке частоты 1 МГц
  • Малошумящий синтезатор частоты, уровень паразитных составляющих в пределах полосы пропускания -75 дБн
  • Программируемый уровень выходной мощности в диапазоне от 14,5 дБм до -32 дБм с шагом 0,5 дБ
  • Гибкое подавление паразитных составляющих с использованием LMK61E2

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В базовом проекте представлена широкополосная система преобразования несбалансированных сигналов в дифференциальные, предназначенная для систем как без фильтрации постоянной составляющей, так и с ней. Данный проект позволяет отладить работу каскады из LMH5401 и LMH6401, а также в нём объясняется принцип работы данной системы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Полоса пропускания 4,5 ГГц и максимальный коэффициент усиления по напряжению 30 дБ
  • Диапазон коэффициента усиления 32 дБ с цифровым управлением и шагом 1 дБ
  • Система преобразования несбалансированных сигналов в дифференциальные с входным сопротивлением 50 Ом для систем как без фильтрации постоянной составляющей, так и с ней
  • Выходная точка пересечения третьего порядка (OIP3) при сопротивлении нагрузки 50 Ом:
    • 40 дБм при частоте 500 МГц;
    • 33 дБм при частоте 1 ГГц
  • Возможность управления выходным синфазным напряжением: VMID ±0,5 В
  • Компактный проект, который идеально подходит для переносных устройств благодаря низкой рассеиваемой мощности 645 мВт

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

На печатной плате объединены в каскад два усилителя LMH5401 или LMH3401 для увеличения коэффициента усиления или увеличения смещения синфазного сигнала.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Передача сигнала без фильтрации постоянной составляющей
  • Два усилителя LMH5401 (или LMH3401)
  • Независимые напряжения питания для каждого усилителя
  • Полоса пропускания до 8 ГГц
  • Коэффициент усиления 20 дБ или выше
  • Одно или два напряжения питания

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Референс дизайн, реализовывающий законченный 120 МГц широполосный оптический фронт-энд, заключающий в себе высокоскоростной трансимпедансный усилитель, дифференциальный усилитель и высокоскоростной 14-битный АЦП 160 MSPS с интерфейсом JESD204B. Дизайн включает в себя все необходимое программное и аппаратное обеспечение для оценки производительности системы по отклику на высокоскоростные оптические импульсы, генерируемые лазерным драйвером и диодом для решений, включающих оптическую временную рефлектометрию.

 

Возможности:

  • Оптический фронт-энд с демонстрацией производительности системы;
  • Высокоскоростная сигнальная часть с полосой пропускания более 120 МГц;
  • Высокоскоростной трансимпедансный усилитель для преобразования тока в напряжение, а также дифференциальный усилитель, управляющий высокоскоростным 14-битным АЦП;
  • Драйвер сверхбыстрого лазерного светодиода и лазерный светодиод для генерирования сигнала Tx;
  • Фронт-энд на основе лавинного фотодиода с высоковольтным источником питания на борту;
  • Гибкость и простота замены компонентов в оптической части, усилителе и АЦП.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В проекте TIDA-00738 от TI демонстрируется уникальный подход к увеличению диапазона измерения тока с использованием одного шунта, а также увеличению диапазона измерения напряжения с использованием изолированного дельта-сигма (ΔΣ) модулятора AMC1304Mx5. Диапазон измерения тока увеличивается с обеих сторон благодаря скрупулёзному подбору низкоомного шунтирующего резистора, позволяющего минимизировать рассеиваемую мощность, малошумящего усилителя в составе аппаратного средства, а также путём организации двух звеньев усиления. Благодаря сопряжению выхода модулятора с головным процессором AM437x, который позволяет осуществлять sinc-фильтрацию третьего порядка, достигается точность измерений тока и напряжения, превышающая 0,5%.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Измерение однофазных напряжения и тока (на базе шунта) с использованием изолированного дельта-сигма модулятора
  • Точность измерения:
    • переменного тока: свыше 0,5% в диапазоне от 0,1 А до 40 А (или 60 А) при номинальном токе 1 А;
    • переменного напряжения: свыше 0,5% в диапазоне от 10 В до 300 В
  • Аналоговое аппаратное средство сопряжено с головным МК (процессор AM437x семейства Sitara™ с ядром Cortex®-A9 от ARM®), который позволяет осуществлять цифровую sinc-фильтрацию третьего порядка с использованием PRU-ICSS
  • Встроенный источник питания с изолированными выходными напряжениями ±2,5 В и +5 В для AMC1304Mx5 и OPA188 с использованием драйвера трансформатора и LDO
  • Рассчитан на работу в диапазоне тока от 0,1 А до 60 А (номинальный ток – 1 А), который может быть увеличен (номинальный ток – 5 А) путём изменения номинала шунтирующего резистора и коэффициента усиления

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В базовом проекте рассматривается новая 2-проводная миниатюрная ИС температурного датчика с цифровым выходом и интерфейсом подсчёта импульсов, которая позволяет повысить надёжность и значительно упростить дизайн архитектуры гальванической развязки для передачи питания и однонаправленных данных посредством одного низкопрофильного трансформатора и дистанционной работы, с целью предоставления системным разработчикам новой экономически эффективной и простой альтернативы системы надёжного и высокопрецизионного измерения температуры. Кроме того, благодаря меньшему количеству источников ошибок упрощается расчёт ошибок системы. При выборе датчика, необходимого для выполнения заданных задач, основными факторами являются стоимость, точность измерения, габариты и простота сопряжения с прочими элементами схемы, и система данного базового проекта идеально удовлетворяет всем данным требованиям. Благодаря максимальному значению измеренной ошибки 0,25°C в температурном диапазоне от -50°C до 150°C, рейтингу функциональной изоляции 400 В (среднеквадратичное значение) и предварительному соответствию требованиям тестирования согласно стандарту IEC61000-4-4 данный базовый проект позволяет значительно уменьшить время разработки высокоточных систем измерения температуры.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Организация гальванической развязки передачи питания и данных посредством одного низкопрофильного трансформатора без необходимости в использовании оптопары или цифрового изолятора на шине данных
  • Одновременная передача питания и данных по 2-проводному интерфейсу с гальванической развязкой для дистанционного измерения температуры
  • Отсутствие необходимости в калибровке системы в отличие от термисторов
  • Замена термометрам сопротивления, а также термисторам с отрицательным (NTC) или положительным (PTC) температурным коэффициентом сопротивления
  • Отсутствие необходимости в использовании высокопрецизионных активных или пассивных компонентов
  • Рейтинг функциональной изоляции 400 В (среднеквадратичное значение) и рейтинг диэлектрической изоляции 2500 В по переменному напряжению в течение 60 секунд
  • Предварительное соответствие требованию по быстротекущим электрическим переходным процессам согласно стандарту IEC61000-4-4 (уровень 4) с амплитудами ±2 кВ – уровень устройств класса A
  • Точность измерения в различных температурных диапазонах:
    • измеренная ошибка с использованием таблицы поиска: менее 0,25ºC (в температурном диапазоне от -35ºC до 150ºC);
    • измеренная ошибка с использованием передаточной функции 1-ого порядка: менее 0,25ºC (в температурном диапазоне от 15ºC до 100ºC);
    • гарантированные максимальные значения ошибок из технической документации на LMT01 с использованием таблицы поиска: менее 0,5ºC (в температурном диапазоне от -20ºC до 90ºC), 0,62ºC (в температурном диапазоне от 90ºC до 150ºC), менее 0,7ºC (в температурном диапазоне от -50ºC до -20ºC)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Проект TIDA-00776 представляет собой конкурентоспособный по стоимости преобразователь мощностью 350 Вт с корректором коэффициента мощности, предназначенный для применения в холодильниках и прочей бытовой технике. Данный проект представляет собой повышающий преобразователь с режимом непрерывной проводимости (Continuous Conduction Mode, CCM), в котором используется контроллер ККМ UCC28180 от компании TI и который имеет все необходимые встроенные функции защиты. Аппаратное обеспечение данного проекта разработано и успешно прошло тестирования согласно требованиям стандарта IEC61000-3-2 (2014) к бытовой технике по уровню гармоник тока.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Универсальный диапазон переменного входного напряжения (от 90 В до 265 В)
  • Соответствует требованиям стандарта IEC 61000-3-2 к устройствам класса D по уровню гармоник тока
  • КПД преобразования свыше 98,2% (при переменном входном напряжении высокого уровня)
  • Малогабаритная (82 мм x 80 мм x 25 мм) печатная плата
  • Улучшенный динамический отклик при повышенном или пониженном выходном напряжении
  • Крайне низкая потребляемая мощность в режиме ожидания (менее 300 мВт)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Базовый проект TIDA-00783.1 представляет собой модуль питания с тремя выходами и широким диапазоном входного напряжения. Он генерирует выходные напряжения 3,3 В, 1,8 В и 1,2 В при общей мощности 6 Вт. Трассировка данной печатной платы оптимизирована по габаритам, благодаря чему данный модуль подходит для применения в ограниченных по габаритам системах.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Модуль питания LMZ36002 с широким диапазоном входного напряжения (от 4,5 В до 60 В), интегрированным дросселем и выходным током 2 А
  • Наномодуль LMZ20502 с интегрированным дросселем
  • Широкий диапазон входного напряжения (от 4,5 В до 40 В)
  • Проект модуля питания с минимальным количеством внешних компонентов
  • Компактное решение площадью 400 мм2
  • Данная печатная плата была протестирована, и к ней прилагаются файлы проекта и отчёт о результатах тестирований

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Данный проект позволяет точно измерять интенсивность окружающего света, что может использоваться для детектирования вспышек дуги с временем отклика 1 мс для защиты или минимизации повреждений распределительных устройств электросетей. Данный проект также позволяет точно отслеживать температуру (с использованием ключа, аналоговой или цифровой схемы или удалённо), влажность, концентрацию пыли и давление для мониторинга состояния сборных шин, трансформаторов и конденсаторных батарей в реальном времени с целью определения неисправностей, повреждений изоляции или отказов из-за устаревания на раннем этапе, что в свою очередь увеличивает срок службы оборудования. В данном проекте представлен уникальный диагностический подход, при котором в течение 1 мс удаётся детектировать низкий ток нагрузки на датчике освещённости, что в свою очередь повышает надёжность системы. Датчики могут сопрягаться с микроконтроллером по интерфейсу I2C или по малопотребляющему беспроводному интерфейсу для выполнения функций передатчиков метеоданных с целью осуществления беспрерывного мониторинга в реальном времени, что позволяет упростить дизайн системы.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Позволяет измерять интенсивность света, температуру, влажность, концентрацию пыли, интенсивность вибраций и давление; поддерживает несколько типов датчиков температуры и освещённости
  • Позволяет измерять интенсивность света от вспышек дуги с помощью датчика освещённости с аналоговым выходом для обеспечения быстрого отклика (время отклика менее 1 мс)
  • Для измерения параметров выхода с датчика освещённости используется 10-битный SAR-АЦП с интерфейсом I2C и выходным аварийным сигналом
  • В данном проекте используется аппаратный компаратор, обеспечивающий быстрый отклик на возникновение неисправности при изменении интенсивности окружающего света. Пороговое значение срабатывания компаратора может быть задано с использованием 10-битного АЦП или цифрового потенциометра
  • Позволяет измерять температуру дистанционно с использованием последовательного интерфейса UART, выходного аварийного сигнала и возможности работы с последовательным или мультиплексированным подключением датчиков
  • Поддерживает функции точной диагностики датчиков освещённости и температуры с длительностью диагностики около 1 мс, что позволяет осуществлять данный процесс в реальном времени

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В данном проекте демонстрируется подход к построению радарной системы с приёмником с непосредственной РЧ-дискретизацией, который работает в S-диапазоне и в котором используется 14-битный аналого-цифровой преобразователь (АЦП) ADC32RF45 с частотой выборок 3 GSPS. РЧ-дискретизация позволяет упростить систему благодаря устранению операции понижения частоты, а благодаря использованию высокой частоты дискретизации данный проект характеризуется повышенной полосой пропускания сигналов. Данный подход демонстрируется путём создания приёмника на базе спецификаций для радаров систем управления воздушным движением ASR-11.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Базовый проект радарной системы в S-диапазоне с использованием архитектуры на основе РЧ-дискретизации
  • Пример анализа схемы с использованием АЦП с РЧ-дискретизацией
  • Измерения для подтверждения расчётов
  • Специфические измерения параметров радарной системы со схемой детектирования
  • Поддержка мгновенной полосы пропускания сигналов свыше 1 ГГц

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном базовом проекте рассматривается использование и работа цифрового высокоскоростного усилителя с переменным коэффициентом усиления LMH6401 с целью управления высокоскоростным аналого-цифровым преобразователем (АЦП) ADS54J60. В данном проекте рассматриваются и измеряются различные опции для синфазных напряжений, напряжений питания и интерфейсов, в том числе передача сигнала с фильтрацией постоянной составляющей и без неё, благодаря чему данный проект удовлетворяет требованиям ряда применений.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Малошумящий усилитель с переменным коэффициентом усиления
  • Двухканальный высокоскоростной АЦП
  • Передача сигнала с фильтрацией постоянной составляющей и без неё
  • Полноценное решение тактирования
  • Протестированный базовый проект, который включает в себя отладочную плату, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Проект TIDA-00834 позволяет точно измерять входные напряжение и ток с помощью 16-битного SAR-АЦП с одновременными выборками, диапазоном измерения ±10 В и биполярными входами, что является критически важным для точной и быстрой идентификации неисправностей и отказов в системах питания, связанных с качеством питания. Это позволяет уменьшить общее время простоя системы питания. Данное аналоговое аппаратное средство (Analog Front End, AFE) осуществляет преобразования сигналов на базе прецизионного инструментального или прецизионного усилителя для измерения тока до 125 А, а также преобразования сигналов на базе операционного усилителя для измерения напряжения до 300 В. Усилитель входных сигналов по напряжению и току используется для масштабирования выходных сигналов с датчика до диапазона АЦП. Когерентная выборка аналоговых входных сигналов реализована на базе компаратора и ППВМ. Питание для аппаратного средства сбора данных генерируется из входного напряжения +5 В.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Проект на базе 16-битного 8-канального SAR-АЦП с биполярными входами и одновременными выборками, что позволяет упростить дизайн системы
  • Встроенный делитель напряжения с усилителем с увеличенным рейтингом изоляции и прецизионным усилителем с постоянным коэффициентом усиления для измерения напряжения дло 300 В
  • Встроенные DC/DC-преобразователь и LDO-регуляторы напряжения для генерирования напряжений ±12 В, ±15 В, ±5 В, +5 В, +3,3 В и изолированного напряжения +5 В из единственного входного напряжения +5 В для упрощения адаптации данного проекта к уже существующим
  • Точность измерений в пределах ±0,25% при динамическом диапазоне свыше 1000:1
  • Возможность изменять частоту выборок и количество циклов для захвата данных с использованием человеко-машинного интерфейса (Human-Machine Interface, HMI), что позволяет увеличить производительность системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Проект TIDA-00886 состоит из высокопроизводительного широкополосного малопотребляющего синтезатора РЧ LMX2571 семейства PLLatinum™, питающегося от батареи с одной ячейкой посредством понижающе-повышающего DC/DC-преобразователя TPS63050. В проекте TIDA-00886 показывается, что данный понижающе-повышающий DC/DC-преобразователь оказывает малый или совсем незначительный эффект на фазовый шум LMX2571. LMX2571 широко применяется в приёмопередающей радиоаппаратуре, а также в портативном тестовом и измерительном оборудовании. Несмотря на то, что данное устройство имеет малый ток потребления – 39 мА в режиме синтезатора (внутренний ГУН) и 9 мА в режиме ФАПЧ (внешний ГУН) – оно характеризуется высоким КПД, что является критичным фактором в системах, питаемых от батарей.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Постоянное выходное напряжение 3,3 В с понижающе-повышающего преобразователя для питания LMX2571 от батареи
  • Диапазон входного напряжения от 2,5 В до 5,5 В
  • Любая частота в диапазоне от 10 МГц до 1344 МГц
  • КПД свыше 90% в повышающем режиме и свыше 95% в понижающем режиме

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Референс-дизайн TIDA-00892 - это компактное решение, способное обеспечить изоляцию цепей питания DC и сигнальных цепей интерфейса RS-485. Дизайн содержит усиленный цифровой изолятор с интегрированным питанием в комбинации с коммуникационным трансивером RS-485.

Возможности:

• Небольшое комбинированное решение (одинаковое с чипом ISOW7841 посадочное место);
• Решение с одним источником питания (не требуется отдельное питание со стороны интерфейса);
• Уменьшенная стоимость BOM;
• Расширяемое для других полнодуплексных трансиверов RS-485 решение;
• Усиленный цифровой изолятор.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Данный преобразователь с высокой частотой переключения, режимом критической проводимости (CrM), двухтранзисторным выходным каскадом и корректором коэффициента мощности (ККМ) представляет собой простое решение с высокой удельной мощностью преобразователя мощности на базе технологии GaN. В проекте TIDA-00961 используются звено питания LMG3410 на базе технологии GaN, рассчитанное на напряжение 600 В, и контроллер F280049 семейства PiccoloTM от компании TI. Данный проект с высокой удельной мощностью (при габаритах 165 мм x 84 мм x 80 мм), 2 звеньями и чередованием фаз идеально подойдёт для применения во многих ограниченных по объёму системах, таких как серверы, телекоммуникационные системы и промышленные источники питания. Чередование фаз между звеньями питания позволяет снизить уровни пульсаций входного и выходного токов. Аппаратное обеспечение данного решения успешно прошло тестирования по уровню наведённых помех, всплескам напряжения и быстротекущим электрическим переходным процессам и удовлетворяет требованиям спецификации 80+ Titanium.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Компактное звено питания с габаритами 65 мм x 40 мм x 40 мм и удельной мощностью 250 Вт/куб. дюйм
  • КПД 98,7% при полной нагрузке и переменном входном напряжении 230 В
  • Звено питания LMG3410 на базе технологии GaN от компании TI с интегрированным драйвером и функциями защиты обеспечивает надёжность схемы и упрощает её дизайн
  • Полностью цифровое управление на базе контроллера F280049 семейства PiccoloTM
  • При температуре окружающего воздуха до 55°C и нагрузке до 50% отсутствует необходимость в использовании внешней системы охлаждения

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:
Проект TIDA-00976 от компании TI представляет собой схему высокоскоростного преобразования тока в напряжение. Данное решение оптимизировано под применение в системах измерения тока, в которых требуется выполнение высокоскоростных измерений тока на шине положительного напряжения питания с диапзоном от 5 В до 30 В. Данный проект понижает синфазное напряжение 30 В до выходного напряжения с номинальным значением 2,5 В для дискретизации с использованием аналого-цифрового преобразователя (АЦП). Синфазный режим выходного напряжения может быть с лёгкостью изменён путём использования других прецизионных источников опорного напряжения.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Ширина полосы пропускания более 15 МГц
  • Преобразование тока в напряжение
  • Диапазон напряжения питания верхнего плеча от 5 В до 30 В
  • Регулируемое выходное синфазное напряжение

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
С целью дополнительного увеличения диапазона, скорости передачи данных и надёжности современных систем мобильной связи системные разработчики продолжают уделять всё больше внимания системах передатчиков с несколькими антеннами, чтобы добиться одновременно пространственного разнесения и пространственного мультиплексирования. Подобные реализации характеризуются лучшей компенсацией потерь в тракте и эффекта многолучевого распространения сигналов в конкретной среде. Данные реализации также способствуют увеличению диапазона, скорости передачи данных и надёжности. Многоантенные системы с фазированными антенными решётками также позволяют лучше фокусировать энергию передатчика, и при увеличении диапазона передачи сигналов потенциально возможно уменьшить габариты антенны системы. Всё в большее количество систем мобильной связи и радарных систем интегрируют многоантенные передатчики.
В подобных реализациях многоантенной передатчиков каждому передатчику требуются цифро-аналоговые преобразователи (ЦАП) для преобразования цифровых бит в РЧ. Несколько передатчиков и соответствующая им антенна также должны быть синхронизованы по времени. В данном проекте может использоваться DAC3xJ8x с интерфейсом JESD204B подкласса 1, который имеет возможность синхронизации с несколькими устройствами DAC3xJ8x. DAC3xJ8x представляет собой высокоскоростной 16-битный ЦАП с частотой выборок до 2,8 GSPS. Возможности DAC3xJ8x позволяют упростить синхронизацию устройств и проектирование многоантенной системы передатчика.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Высокоскоростная передача данных
  • Цифро-аналоговое преобразование с высокой частотой выборок
  • Поддержка интерфейса JESD204B подкласса 1
  • Возможность синхронизации нескольких устройств
  • Синхронизированное распределение тактовых сигналов

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
This reference design provides the solution for synchronization design challenges associated with emerging 5G adapted applications like massive multiple input multiple output (mMIMO), phase array RADAR and communication payload. The typical RF front end contains antenna, low noise amplifier (LNA), mixer , local oscillator (LO) in analog domain and analog to digital converter, numerical controlled oscillator (NCO) and digital down converter (DDC) in digital domain. To achieve overall system synchronization these digital blocks need to be synchronize with system clock. This reference design uses ADC12DJ3200 data converter, achieve less than 5-ps channel-to-channel skew across multiple receiver with deterministic latency by synchronizing on chip NCO with SYNC~ and uses noiseless aperture delay adjustment (tAD Adjust) feature to further reduce skew. This design also provides a very low phase noise clocking solution based the LMX2594 wide band PLL and the LMK04828 synthesizer and jitter cleaner.
Возможности:

Features
  • 4-channel, 3.2 GSPS, 6-GHz high-speed analog front end
  • On-chip NCO synchronization allows synchronization across multiple ADCs using SYNC~
  • Multi-channel JESD204B complaint clock
  • JESD204B supporting 8, 16, or 32 JESD lanes and data rates up to 12.8 Gbps per lane
  • Companion power reference design with a >85% efficiency at 12-V input

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
В данном проекте описывается система с частотой выборок 20,8 GSPS, в которой используются аналого-цифровые преобразователи (АЦП) с РЧ-выборками с чередованием во временно́й области. Метод чередования во временно́й области является проверенным и традиционным способом увеличения частоты выборок, однако приведение в соответствие напряжений смещения, коэффициентов усиления и времён выборок различных АЦП является критически важным для обеспечения соответствующего уровня производительности. Сложность чередования увеличивается с увеличением тактовой частоты. Приведение в соответствие фаз различных АЦП является одним из критически важных факторов для обеспечения соответствующих уровней динамического диапазона, свободного от паразитных составляющих (Spurious-Free Dynamic Range, SFDR), и эффективной разрядности (Effective Number of Bits, ENOB). В данном проекте используется функция бесшумной регулировки времени апертурной задержки ADC12DJ5200RF с прецизионным шагом управления фазой 19 фс, что позволяет упростить реализацию чередования во временно́й области при частоте выборок 20,8 GSPS. В данном проекте используется интегрированный малошумящий генератор тактовых сигналов стандарта JESD204B на базе LMK04828 и LMX2594, удовлетворяющий требованиям 12-битных систем.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • 12-битные АЦП с частотой РЧ-выборок 20,8 GSPS и чередованием во временно́й области
  • Аналоговое аппаратное средство с тактовой частотой 6 ГГц
  • Возможность тонкой регулировки фазы тактового сигнала (разрешение 19 фс)
  • Синхронизация фаз нескольких АЦП
  • Парный проект системы питания с КПД, превышающим 85% при входном напряжении 12 В
  • Стандарт JESD204B с поддержкой 8, 16 или 32 линий JESD при скорости передачи данных до 12,8 Гбит/с на линию

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Аналоговые аппаратные средства, предназначенные для применения в высокоскоростном конечном оборудовании, таком как радары с фазированной антенной решёткой, средства тестирования беспроводной связи и средства радиоэлектронной борьбы, требуют использования синхронизированных сигнальных цепей на базе нескольких приёмопередатчиков. Сигнальная цепь каждого приёмопередатчика включает в себя высокоскоростные аналого-цифровые преобразователи (АЦП), цифро-аналоговые преобразователи (ЦАП) и подсистему генерирования тактовых сигналов. Подсистема генерирования тактовых сигналов выдаёт малошумящие тактовые сигналы и имеет возможность прецизионной регулировки времени задержки с целью минимизации временно́го расхождения между каналами и оптимизации системных характеристик, таких как отношение ""сигнал-шум"" (ОСШ), динамический диапазон, свободный от паразитных составляющих (Spurious Free Dynamic Range, SFDR), IMD3, эффективная разрядность (Effective Number Of Bits, ENOB) и т.п. В данном проекте демонстрируется многоканальная система генерирования тактовых сигналов стандарта JESD204B, а для улучшения системных характеристик используются отладочные модули AFE7444. Значения временно́го расхождения между каналами, составляющее менее 10 пс и обеспечивающееся благодаря использованию ЦАП / АЦП с частотой выборок 6 GSPS / 3 GSPS при частотах радиосигналов до 2,6 ГГц, а также различных системных характеристик, таких как ОСШ и SFDR, сравнимы со значениями, указанными в технической документации AFE7444.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Решение генерирования тактовых сигналов стандарта JESD204B для аналогового аппаратного РЧ-средства с архитектурой 8T8R
  • Синхронизация цифровых функций нескольких аналоговых аппаратных РЧ-средств приёмопередатчиков
  • Генерирование тактовых сигналов с низким уровнем фазовых шумов для 14-битных аналоговых аппаратных РЧ-средств
  • Возможность тонкой регулировки фазовой задержки с шагом 500 фс с целью обеспечения фазовой синхронизации между несколькими устройствами
  • Поддержка высокоскоростных преобразователей данных и карт захвата данных (AFE7444EVM, TSW14J56EVM, TSW14J57EVM)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design, an 8-channel analog front end (AFE), is demonstrated using two AFE7444 4-channel RF transceivers and a LMK04828-LMX2594 based clocking subsystem which can enable designs to scale to 16 or more channels. Each AFE channel consists of a 14-bit, 9-GSPS DAC and a 3-GSPS ADC that is synchronized to less than 10ps skew with > 75-dB dynamic range at 2.6 GHz.
Возможности:

Features
  • High density, scalable 8-channel RF sampling analog frontend with single FMC interface
  • System clock skew less than 5 psec across devices
  • Clock phase adjustment with 0.5 psec step resolution
  • Low noise clock generation for 14-bit analog frontend performance
  • Digital function (NCO, DDC and so forth) synchronization across multiple transceivers

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Базовый проект TIDA-01015 представляет собой решение источника тактового сигнала, предназначенное для применения с высокоскоростными АЦП с непосредственной РЧ-дискретизацией с частотой выборок свыше 1 GSPS. В данном решении демонстрируется важность тактового сигнала выборок для обеспечения высокого ОСШ для частот входного сигнала из 2-ой зоны Найквиста. ADC12J4000 представляет собой 12-битный АЦП с РЧ-дискретизацией с частотой выборок 4 GSPS с шириной полосы пропускания 3,2 ГГц на уровне 3 дБ и возможностью приёма сигналов с частотой до 4 ГГц. В данном решении тактирования ADC12J4000 используется TRF3765 для обеспечения высокого ОСШ при высоких частотах входного сигнала, благодаря чему данный проект подходит для применения в цифровых запоминающих осфциллографах (Digital Storage Oscilloscope, DSO) и беспроводных тестерах.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Решение тактирования 12-битного АЦП с РЧ-дискретизацией с частотой выборок 4 GSPS
  • Возможность приёма входных сигналов с частотой до 4 ГГц
  • Совместимое с интерфейсом JESD204B решение тактирования АЦП с РЧ-дискретизацией с низким уровнем фазового шума

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Проект TIDA-01016 представляет собой решение генератора тактовых сигналов, предназначенное для применения с высокоскоростными АЦП с широким динамическим диапазоном. Входные РЧ-сигналы захватываются напрямую благодаря использованию высокоскоростных АЦП с РЧ-выборками. ADC32RF45 представляет собой двухканальный 14-битный АЦП с частотой РЧ-выборок 3 GSPS. Полоса пропускания данного проекта на уровне 3дБ составляет 3,2 ГГц, и он позволяет захватывать сигналы с частотой до 4 ГГц. В данном проекте демонстрируется решение генератора тактовых сигналов, в котором для максимизации ОСШ ADC32RF45 при увеличенных частотах входного сигнала, актуальных для транспортных сетей микроволновой связи, используется LMX2582.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Решение тактовых сигналов частотой 3 ГГц с низким фазовым шумом и ОСШ, превышающим 51 дБ при частоте входного сигнала 3,65 ГГц, для применения с АЦП с РЧ-выборками
  • Возможность захвата входного сигнала с высокой частотой (до 4 ГГц)
  • Решение приёмного устройства с широкой полосой пропускания, широким динамическим диапазоном и РЧ-выборками

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
В проекте TIDA-01017 демонстрируется работа решения генератора тактовых сигналов, предназначенного для применения с высокоскоростной многоканальной системой и анализируемого с помощью измерения временно́го расхождения между каналами во всём диапазоне частот входного сигнала АЦП с РЧ-выборками. Временно́е расхождение между каналами является критически важным параметром для радаров с фазированными антенными решётками и осциллографов. ADC12J4000 представляет собой малопотребляющий 12-битный аналого-цифровой преобразователь (АЦП) с частотой РЧ-выборок 4 GSPS, аналоговым входом с буфером, интегрированным цифровым понижающим преобразователем, интерфейсом JESD204B и возможностью захвата сигналов с частотами до 4 ГГц. В данном проекте демонтрируется решение генератора тактовых сигналов, в котором для обеспечения синхронизации между несколькими сигнальными цепями ADC12J4000 используются LMK04828 и синхронизированный сигнал SYSREF.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Возможность синхронизации многоканальных высокоскоростных АЦП
  • Решение генератора тактовых сигналов для АЦП с РЧ-выборками
  • Возможность захвата высокочастотных (до 4 ГГц) входных сигналов
  • Решение генератора тактовых сигналов с низким уровнем фазового шума для АЦП с РЧ-выборками

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Для высокоскоростных многоканальных систем требуется использование прецизионных генераторов тактовых сигналов, обеспечивающих временно́е расхождение между каналами на должном уровне с целью оптимизации отношения "сигнал-шум" (ОСШ), динамического диапазона, свободного от паразитных составляющих (Spurious-Free Dynamic Range, SFDR), и эффективного разрешения (Effective Number Of Bits, ENOB) системы. Данный проект способен поддерживать два высокоскоростных канала на отдельных печатных платах благодаря использованию широкополосного генератора с ФАПЧ LMX2594 от компании TI с интегрированными ГУН, предназначенного для генерирования тактового сигнала с диапазоном частоты от 10 МГц до 15 ГГц и опорного сигнала SYSREF для интерфейсов JESD204B. Уровень фазового шума при отстройке частоты 10 кГц и частоте тактового сигнала 15 ГГц составляет -104 дБн/Гц. Благодаря использованию отладочных модулей высокоскоростных преобразователей ADC12DJ3200 от компании TI временно́е расхождение между тактовыми сигналами печатных плат составляет менее 10 пс, а ОСШ при частоте входного сигнала 5,25 ГГц составляет 49,6 дБ. К данному проекту прилагаются все ключевые теоретические материалы, в которых описывается процесс подбора компонентов и объясняется механизм его оптимизации. Кроме того, к данному проекту также прилагаются схема электрическая принципиальная, трассировка печатной платы, алгоритмы тестирований аппаратного обеспечения и их результаты.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Возможность генерирования тактовых сигналов с частотой до 15 ГГц
  • Решение многоканального генератора тактовых сигналов, совместимого с интерфейсом JESD204B
  • Генератор тактовых сигналов с низким уровнем фазового шума для АЦП / ЦАП с РЧ-выборками
  • Возможность конфигурирования синхронизации фаз для обеспечения малого временно́го расхождения в многоканальных системах
  • Поддерживает высокоскоростные преобразователи и карты захвата от компании TI (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Использование данного проекта высокоскоростной многоканальной системы захвата данных обеспечивает оптимальные значения характеристик системы. Системным разработчикам приходится учитывать такие критически важные параметры системы, как джиттер тактовых сигналов и временно́е расхождение в высокоскоростных многоканальных генераторах тактовых сигналов, которые влияют на такие параметры всей системы, как отношение "сигнал-шум" (ОСШ), динамический диапазон, свободный от паразитных составляющих (Spurious-Free Dynamic Range, SFDR), временно́е расхождение между каналами и детерминированная задержка. В данном проекте демонстрируются многоканальное аналоговое аппаратное средство и решение генератора тактовых сигналов, в котором для обеспечения оптимальных значений характеристик системы используются высокоскоростные преобразователи данных с интерфейсом JESD204B, высокоскоростные усилители, высококлассные генераторы тактовых сигналов и малошумящие преобразователи питания.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Многоканальное высокоскоростное аналоговое аппаратное средство с частотой выборок 3,2 GSPS и частотой тактовых сигналов 1,5 ГГц для применения с высококлассным приёмником
  • Временно́е расхождение между тактовыми сигналами на разных каналах составляет менее 5 пс
  • Решение многоканального генератора тактовых сигналов, совместимого с интерфейсом JESD204B
  • Масштабируемая платформа для устройств семейства ADC12DJxx00 с повыводной совместимостью
  • Поддерживает высокоскоростные преобразователи и карты захвата от компании TI (TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Для высокоскоростных многоканальных систем требуется использование малошумящих и масштабируемых генераторов тактовых сигналов, обеспечивающих прецизионное регулирование временно́го расхождения между каналами с целью оптимизации отношения "сигнал-шум" (ОСШ), динамического диапазона, свободного от паразитных составляющих (Spurious-Free Dynamic Range, SFDR), и эффективного разрешения (Effective Number Of Bits, ENOB) системы. Данный проект способен поддерживать большое количество каналов с синхронизированными тактовыми сигналами, совместимыми с интерфейсом JESD204B, благодаря использованию одного ведущего и нескольких ведомых генераторов тактовых сигналов. Данный проект генерирует тактовые сигналы, совместимые с интерфейсом JESD204B, на нескольких каналах благодаря использованию фильтра джиттера тактовых сигналов LMK04828 и широкополосного генератора с ФАПЧ LMX2594 от компании TI с интегрированными ГУН с целью обеспечения временно́го расхождения между тактовыми сигналами на уровне менее 10 пс. Данный проект был протестирован с использованием отладочных модулей ADC12DJ3200 от компании TI при частоте выборок 3 GSPS, и временно́е расхождение между каналами составило менее 50 пс при увеличенном ОСШ. К данному проекту прилагаются все ключевые теоретические материалы, в которых описывается процесс подбора компонентов и объясняется механизм его оптимизации. Кроме того, к данному проекту также прилагаются схема электрическая принципиальная, трассировка печатной платы, алгоритмы тестирований аппаратного обеспечения и их результаты.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Возможность генерирования тактовых сигналов с высокой частотой (высокая частота выборок)
  • Решение масштабируемого генератора тактовых сигналов с большим количеством каналов, совместимого с интерфейсом JESD204B
  • Генератор тактовых сигналов с низким уровнем фазового шума для АЦП / ЦАП с РЧ-выборками
  • Возможность конфигурирования синхронизации фаз для обеспечения малого временно́го расхождения в многоканальных системах
  • Поддерживает высокоскоростные преобразователи и карты захвата от компании TI (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Для высокоскоростных многоканальных систем требуется использование малошумящих и масштабируемых генераторов тактовых сигналов, обеспечивающих прецизионное регулирование временно́го расхождения между каналами с целью оптимизации отношения "сигнал-шум" (ОСШ), динамического диапазона, свободного от паразитных составляющих (Spurious-Free Dynamic Range, SFDR), и эффективного разрешения (Effective Number Of Bits, ENOB) системы. Данный проект способен поддерживать синхронизированные тактовые сигналы в последовательной конфигурации, совместимые с интерфейсом JESD204B. Данный проект генерирует тактовые сигналы, совместимые с интерфейсом JESD204B, на нескольких каналах благодаря использованию фильтра джиттера тактовых сигналов LMK04828 и широкополосного генератора с ФАПЧ LMX2594 от компании TI с интегрированными ГУН с целью обеспечения временно́го расхождения между тактовыми сигналами на уровне менее 10 пс. Данный проект был протестирован с использованием отладочных модулей ADC12DJ3200 от компании TI при частоте выборок 3 GSPS, и временно́е расхождение между каналами составило менее 50 пс при увеличенном ОСШ. К данному проекту прилагаются все ключевые теоретические материалы, в которых описывается процесс подбора компонентов и объясняется механизм его оптимизации. Кроме того, к данному проекту также прилагаются схема электрическая принципиальная, трассировка печатной платы, алгоритмы тестирований аппаратного обеспечения и их результаты.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Возможность генерирования тактовых сигналов с высокой частотой (высокая частота выборок)
  • Решение масштабируемого генератора тактовых сигналов с большим количеством каналов, совместимого с интерфейсом JESD204B
  • Генератор тактовых сигналов с низким уровнем фазового шума для АЦП / ЦАП с РЧ-выборками
  • Возможность конфигурирования синхронизации фаз для обеспечения малого временно́го расхождения в многоканальных системах
  • Поддерживает высокоскоростные преобразователи и карты захвата от компании TI (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В данном проекте демонстрируется эффективный, малошумящий источник питания с 5 выходными шинами напряжений, предназначенный для применения в сверхвысокоскоростных системах сбора данных (Data Acquisition System, DAQ) с частотами выборок свыше 12,8 GSPS. DC/DC-преобразователи данного источника питания синхронизированы по частотам и имеют сдвиг по фазе друг относительно друга с целью минимизации пульсаций входного тока и управления компонентами частотного спектра. Более того, уровень любых потенциальных излучаемых электромагнитных помех (ЭМП) минимизирован благодаря применению высококлассной корпусной технологии HotRodTM.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Эффективный, малошумящий источник питания, предназначенный для установки непосредственно у нагрузки в виде сверхвысокоскоростного аналогового аппаратного средства системы сбора данных
  • Тактовые сигналы DC/DC-преобразователей сдвинуты по фазе друг относительно друга с целью снижения пускового тока и уровня шума источника питания
  • Возможность внешней синхронизации частот с целью подавления всплесков напряжений DC/DC-преобразователей
  • Конфигурируемый выход с возможностью шунтирования каждого LDO-регулятора напряжения и использования исключительно DC/DC-преобразователя и фильтра
  • Может использоваться совместно с проектами TIDA-01022 и TIDA-01028 для демонстрации эффекта, оказываемого на аналоговое аппаратное средство с частотой выборок 12,8 GSPS и полосой пропускания аналоговых сигналов 9 ГГц

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Проект TIDA-01051 предназначен для демонстрации способа оптимизации удельной плотности каналов, интеграции, уровня энергопотребления, распределения тактовых сигналов и производительности сигнальной цепи систем сбора данных (Data Acquisition, DAQ) с крайне большим количеством каналов, используемых, например, в автоматическом тестовом оборудовании. Благодаря использованию сериализаторов (например, DS90C383B от компании TI) для объединения множества выходов АЦП с одновременной выборкой в несколько LVDS-шин количество сингалов, которые должна обрабатывать головная ППВМ, существенно уменьшается. В конечном итоге одна ППВМ сможет обрабатывать значительно большее количество каналов системы DAQ, а трассировка печатной платы существенно упростится.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Два канала 20-битных SAR-АЦП (с возможностью расширения до 28 бит)
  • Трёхуровневое древо мультиплексирования (до 64 каналов на АЦП)
  • Демонстрация увеличения пропускной способности системы благодаря использованию сериализованных выходных данных АЦП
  • Проект модульного аппаратного средства, предназначенный для применения с системами с большим количеством каналов, с возможностью воспроизведения
  • Поддержка входных сигналов с амплитудой до +/-12 В (с межпиковой амплитудой до +/-24 В при использовании дифференциальных сигналов)

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Проект TIDA-01054 позволяет избавиться от эффектов ЭМП, ухудшающих производительность систем сбора данных (Data Acquisition, DAQ) с разрядностью, превышающей 16 бит, благодаря использованию в нём понижающего преобразователя LM53635. Данный понижающий преобразователь позволяет разработчикам располагать преобразователи питания вблизи от сигнального тракта без внесения нежелательных ЭМП в систему при экономии площади печатной платы. Данный проект обеспечивает отношение "сигнал-шум" (ОСШ) системы на уровне 100,13 дБ при использовании 20-битного SAR-АЦП с частотой выборок 1 MSPS, что практически соответствует уровню ОСШ (100,14 дБ) при использовании внешних источников питания.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Система питания, позволяющая минимизировать эффект влияния ЭМП DC/DC-преобразователя на производительность системы
  • Два канала 20-битных SAR-АЦП
  • Проект модульного аппаратного средства, предназначенный для применения с системами с большим количеством каналов, с возможностью воспроизведения
  • Поддержка входных сигналов с амплитудой до +/-4 В (с межпиковой амплитудой до +/-8 В при использовании дифференциальных сигналов)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Проект TIDA-01055, предназначенный для применения с высококлассными системами сбора данных (Data Acquisition, DAQ), позволяет оптимизировать буфер источника опорного напряжения АЦП для увеличения отношения "сигнал-шум" (ОСШ) и снижения уровня энергопотребления системы благодаря использованию высокоскоростного операционного усилителя (ОУ) OPA837 от компании TI. Данное устройство используется в составе буфера с композитной конфигурацией и обеспечивает снижение уровня энергопотребления на 22% по сравнению с традиционными ОУ. Источники опорного напряжения с интегрированными буферами обычно не обладают достаточными ресурсами для управления, требуемыми для обеспечения оптимального уровня производительности системы с большим количеством каналов. Данный проект способен управлять несколькими АЦП, обеспечивая при этом эффективную разрядность (Effective Number of Bits, ENOB) на уровне 15,77 бита при использовании 18-битного SAR-АЦП с частотой выборок 2 MSPS.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Проект двухзвенного буфера, предназначенный для снижения уровня шума, генерируемого источником опорного напряжения
  • В данном проекте представлен новый малопотребляющий драйвер источника опорного напряжения с достаточной для управления SAR-АЦП с частотой выборок 2 MSPS крутизной изменения напряжения

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Данный базовый проект высокопроизводительной системы сбора данных (DAQ) позволяет оптимизировать работу звена питания посредством снижения уровня его энергопотребления и минимизации эффекта возникновения ЭМП от импульсного регулятора напряжения благодаря использованию понижающего преобразователя LMS3635-Q1. КПД данного решения при малых нагрузках превышает КПД понижающего преобразователя LM53635 на 7,2%, а также оно характеризуется свободным от паразитных составляющих динамическим диапазоном (SFDR) 125,25 дБ, ОСШ 99 дБ и эффективной разрядностью при переменном входном напряжении (ENOB) 16,1 бит.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Проект системы питания, минимизирующий влияние ЭМП от DC/DC-преобразователя на производительность системы
  • Два канала 20-битных SAR-АЦП
  • Модульный аппаратный проект для систем с большим количеством повторяемых каналов
  • Входное напряжение с диапазоном до +/-4 В (межпиковый размах дифференциального напряжения 8 В)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Данный проект предназначен для увеличения динамического диапазона 20-битных АЦП с дифференциальным входом в составе высококлассных систем сбора данных (Data Acquisition, DAQ). Многие системы DAQ требуют наличия воможности выполнения измерений в полном широком диапазоне с целью обеспечения достаточного динамического диапазона синала. Во многих более ранних базовых проектах с SAR-АЦП использовался полностью дифференциальный усилитель THS4551. Однако максимальное значение напряжения питания THS4551 ограничено на уровне 5,4 В, что не является достаточным для реализации дифференциального выхода с истинной межпиковой амплитудой сигнала 10 В (полного диапазона 10 В), требуемой для максимизации динамического диапазона SAR-АЦП с опорным напряжением 5 В. Данный проект демонстрирует преимущества дифференциального выхода с истинной межпиковой амплитудой сигнала 10 В благодаря использованию нового полностью дифференциального усилителя THS4561 от компании TI, максимальное значение напряжения питания которого составляет 12,6 В. Вы сможете убедиться в том, что данный проект характеризуется высочайшим уровнем производительности по сравнению с предыдущим проектом (TIDA-01054), при этом обеспечивая более низкий общий уровень энергопотребления.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Аналоговое аппаратное средство с истинной межпиковой амплитудой сигнала 10 В, предназначенное для использования с 20-битными АЦП
  • Проект модульного аппаратного средства, предназначенный для применения с системами с большим количеством каналов, с возможностью воспроизведения

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В проекте TIDA-01084 демонстрируется использование ЦАП с РЧ-выборками для генерирования непрерывных многочастотных сигналов, выровненных по фазам. Благодаря использованию четырёх независимых 48-битных генераторов с цифровым управлением 14-битный ЦАП DAC38RF83 с частотой выборок 9 GSPS способен генерировать четыре непрерывных сигнала с гармониками в любом месте первой зоны Найквиста или до 6 ГГц во второй зоне Найквиста.
В данном проекте описываются принцип его действия и графический интерфейс пользователя, а также приводятся советы по программированию генераторов с цифровым управлением для генерирования нужных гармоник без необходимости в использовании внешнего генератора шаблонов. В данном проекте демонстрируется простой в использовании метод, который позволяет значительно упростить и сократить перечень элементов генератора непрерывных сигналов.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Генерирует несколько гармоник непрерывного сигнала в первой зоне Найквиста и до 6 ГГц во второй зоне Найквиста
  • Цифровое однополосное преобразование с повышением частоты
  • Синхронизация фаз нескольких гармоник

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Архитектура с РЧ-дискретизацией представляет собой альтернативу традиционной супергетеродинной архитектуре. Аналого-цифровой преобразователь (АЦП) с РЧ-дискретизацией работает с высокой частотой выборок, преобразуя сигналы непосредственно из радиочастотных (РЧ) в цифровые. Благодаря высокой частоте выборок данная архитектура с РЧ-дискретизацией поддерживает крайне широкие полосы пропускания сигналов. Увеличение полосы пропускания позволяет увеличить ёмкость системы, что в свою очередь позволяет добиться более быстрой передачи данных или бо?льших возможностей по доступу пользователей.

В данном базовом проекте используется ADC32RF45, который представляет собой 14-битный АЦП с частотой выборок до 3 GSPS. Максимальная полоса пропускания сигналов определяется значением частоты выборок АЦП, делённым на два. В данном базовом проекте полоса пропускания сигналов превышает 1 ГГц. Максимальное значение входной частоты определяется входной полосой пропускания входных буферов АЦП и входных трансформаторов. Данный базовый проект позволяет непосредственно принимать РЧ-сигналы с частотой несущей до 4 ГГц, что позволяет использовать данный проект в системах всех ключевых диапазонах связи, а также в радарных системах S-диапазона. Данный проект включает в себя оптимизированное решение системы тактирования для сохранения последовательного интерфейса JESD204B и достижения высочайшего с=отношения «сигнал-шум» (ОСШ).

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Решение на базе АЦП с РЧ-дискретизацией с частотой выборок 3 GSPS
  • Полоса пропускания сигналов 1 ГГц (и выше)
  • Решение малошумящего приёмника с широким динамическим диапазоном и РЧ-дискретизацией
  • Решение системы тактирования с низким уровнем фазового шума для АЦП с РЧ-дискретизацией

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Приёмник с РЧ-дискретизацией захватывает сигналы непосредственно в радиочастотном (РЧ) диапазоне. При работе в нескольких диапазонах требуемые сигналы не являются сверхширокополосными, однако они расположены далеко друг относительно друга в пределах всего спектра. Данный базовый проект захватывает сигналы в разных РЧ-диапазонах и преобразует их в сигналы основной полосы в цифровом виде.

В данном базовом проекте демонстрируется работа двухканального 14-битного приёмника ADC32RF80 со скоростью передачи данных 3 Гбит/с с РЧ-дискретизацией для использования в телекоммуникационных системах. В данном устройстве на каждом канале используются два цифровых преобразователя с понижением частоты (digital down converter, DDC). Данные DDC имеют коэффициенты децимации от 8 до 32 и включают в себя 16-битный генератор с численным управлением для преобразования принятого сигнала в сигнал основной полосы. Благодаря высокой частоте выборок ADC32RF80 данный базовый проект способен захватывать сигналы в большей части РЧ-спектра, в котором присутствуют сигналы из разных диапазонов и потенциальные нежелательные помехи. DDC выступает в качестве независимого смесителя сигналов из различных диапазонов и генерирует сигнал основной полосы. Децимация позволяет уменьшить скорость передачи выходного сигнала, а также произвести цифровую фильтрацию требуемого диапазона частот для подавления помех и увеличения отношения «сигнал-шум». Данная функция является критически важной для телекоммуникационных приёмников высокого класса, в которых требуется наличие широкого динамического диапазона.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Решение с цифровым преобразователем с понижением частоты и децимацией
  • Конфигурация с подавлением помех
  • Решение малошумящего приёмника с широким динамическим диапазоном и РЧ-дискретизацией
  • Решение тактирования с низким уровнем фазового шума для АЦП с РЧ-дискретизацией

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В данном проекте приводится схема эффективного источника питания, предназначенный для питания цифро-аналогового преобразователя (ЦАП) DAC38RF8x с РЧ-выборками, при этом не жертвуя производительностью, а также позволяя уменьшить площадь печатной платы и сократить перечень элементов. В данном проекте для питания DAC38RF8x с хорошими характеристиками аналоговой части (с точки зрения всплесков напряжения и фазового шума) и минимальным снижением КПД используются как импульсные DC/DC-преобразователи, так и LDO-регулятор напряжения. Метод проектирования, описанный здесь, применим к источникам питания, предназначенным для питания других преобразователей данных с РЧ-выборками.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Представляет собой эффективное решение питания ЦАП с РЧ-выборками
  • Обеспечивает оптимальные уровни всплесков напряжения и фазового шума
  • Позволяет уменьшить площадь печатной платы
  • Позволяет снизить общую стоимость использованных компонентов

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В проекте TIDA-01230 приводится компактное решение, способное генерировать изолированное постоянное питание и одновременно с этим обеспечивать передачу данных по изолированному интерфейсу RS-232. Данный проект состоит из цифрового изолятора с увеличенным рейтингом изоляции и интегрированным преобразователем питания, работающего в паре с приёмопередатчиком с интерфейсом RS-232.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Малогабаритное решение, состоящее из комбинации устройств (его площадь немного больше, чем у устройства ISOW7842)
  • Решение с одним источником питания (для работы интерфейса не требуется использование отдельного источника питания)
  • Пониженная общая стоимость использованных в данном проекте компонентов
  • Возможна работа с другими приёмопередатчиками с интерфейсом RS-232

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В данном проекте демонстрируется синтез сигналов, соответствующий многофункциональной фазовой антенной решётке (ФАР), работающей в S-диапазоне, на базе архитектуры с РЧ-выборками с использованием 16-битного цифро-аналогового преобразователя (ЦАП) DAC38RF80 с частотой выборок 9 GSPS. Данная архитектура передатчика с РЧ-выборками позволяет упростить сигнальную цепь, что позволяет расположить преобразователь данных ближе к антенне, что в свою очередь позволяет увеличить гибкость и улучшить характеристики данного проекта.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Передатчик, работающий в S-диапазоне
  • Широкополосныые гибкость и планирование частот
  • Демонстрация с использованием многоканального генератора ЛЧМ-сигналов
  • Данный протестированный проект включает в себя отладочный модуль, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В проекте TIDA-01247 от компании TI демонстрируется упрощённая и эффективная сеть питания, предназначенная для работы с ADC32RFxx. Все три зоны питания аналого-цифрового преобразователя (АЦП) подключены к одному импульсному регулятору напряжения, чтобы обеспечить работу данной сети источников питания без использования линейного регулятора с низкой разницей между входным и выходным напряжениями (Low Dropout, LDO). Подобная конфигурация позволяет увеличить КПД и уменьшить общее количество используемых в данном решении компонентов без ухудшения характеристик АЦП.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • КПД источников питания увеличен более чем на 10%
  • Потребляемая мощность снижена приблизительно на 900 мВт
  • Уменьшенные габариты решения на базе DC/DC-преобразователя и уменьшенное общее количество использованных в нём компонентов по сравнению с решением на базе LDO-регулятора напряжения
  • Обеспечивает поддержание уровня характеристик АЦП
  • Поддерживает одно входное напряжение 5 В

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Проект TIDA-01281 представляет собой решение бюджетного и высокоэффективного модуля обмена данными посредством изолированных интерфейсов RS-485, I2C и CAN, предназначенное для использования в промышленных системах, таких как источники бесперебойного питания (ИБП) и аккумуляторные батареи, в которых требуется организация изолированной передачи данных и питания с помощью приёмопередатчиков интерфейсов RS-485 / I2C / CAN. Данный проект имеет встроенный микроконтроллер семейства C2000 Piccolo, предназначенный для работы с протоколами передачи данных каждого из указанных интерфейсов. На печатной плате данного проекта установлен встроенный высокоэффективный источник питания с низким количеством использованных в нём компонентов и управлением на первичной стороне, преднезначенный для генерирования вторичного питания для приёмопередатчиков интерфейсов передачи данных и избавленный от необходимости в использовании схем обратной связи на базе оптопар.
Проект TIDA-01281 был протестирован на передачу данных при различных условиях, а также в присутствии быстротекущих электрических переходных процессов и электростатического разряда, чтобы подчеркнуть производительность устройств от компании TI с точки зрения передачи данных в суровых условиях эксплуатации.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Простой, эффективный и гибкий изолированный модуль обмена данными посредством интерфейсов RS-485, CAN и I2C
  • Высокие рейтинги изоляции для надёжной работы в суровых условиях эксплуатации (соответствует требованиям функциональной изоляции и невосприимчивости к переходным процессам: максимальное значение напряжения – 4000 В; среднеквадратичное значение напряжения – 2500 В; максимальное рабочее значение напряжения – 560 В)
  • Высокая (50 кВ/мкс) степень невосприимчивости к синфазным переходным процессам (Common Mode Transient Immunity, CMTI) обеспечивает высокую степень защиты в присутствии шумов
  • Соответствует требованиям стандартов IEC-61000-4-2 (рейтинг защиты от электростатического разряда при контакте, а также при непрямом разряде на горизонтальной и вертикальной панелях связи на уровне ±8кВ) и IEC-61000-4-4 (рейтинг защиты от быстротекущих электрических переходных процессов на уровне ±2 кВ для интерфейса RS-485 и на уровне ±1 кВ для интерфейса CAN)
  • Автономная управляющая карта с аналоговым и цифровым интефрейсами устройства семейства C2000, предназначенная для тестирования и утверждения звеньев питания, используемых в ИБП, выпрямителях в составе телекоммуникационных систем, серверных источниках питания и системах управления зарядом батареи

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В проекте TIDA-01346 для генерирования шумов меньшего уровня используется комбинация из двух синтезаторов LMX2594 вместо одного. Благодаря объединению выходов двух синтезаторов, работающих в одной фазе, теоретически возможно снижение фазового шума на 3 дБ благодаря тому, что выходная мощность в данном случае увеличивается на 6 дБ, а мощность шума – всего лишь на 3 дБ. LMX2594 является идеальным синтезатором для данного применения, так как он обладает функцией синхронизации, обеспечивающей детерминированность и повторяемость его фазы, а также возможность программирования её значения, что может быть использовано для исправления любых фазовых ошибок, вызываемых несоответствием маршрутов передачи сигнала или любыми другими факторами.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Диапазон частоты выходного сигнала от 3 ГГц до 12,5 ГГц
  • Среднеквадратичное значение джиттера 40 фс при частоте 9 ГГц (также обеспечивается в диапазоне частот от 100 Гц до 100 МГц)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В проекте хаба-разветвителя для двунаправленного интерфейса RS-485 (TIDA-01365) описывается и тестируется хаб-разветвитель для интерфейса RS-485, который позволяет объединять сигналы RS-485 типов 1:N и N:1 в шину с любой топологией, а также извлекать их оттуда. Данный проект также обладает функцией автоматического управления направлением передачи данных с целью снижения требуемого количества используемых выводов микроконтроллера, а также в нём используется DC/DC-преобразователь, использующий шину постоянного напряжения 24 В, широко распространённую в промышленных системах.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Обеспечивает возможность двунаправленной передачи данных в сетях со сложными топологиями
  • Один узел ведущего устройства / четыре узла ведомых устройств
  • Автоматическое управление направлением передачи данных (не требуется МК)
  • Поддерживает кабели с длинами свыше 1000 метров

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design features the industry's first zero-crossover and zero-drift amplifier (OPA388) to buffer the analog output of a digital-to-analog converter (DAC). It demonstrates the importance of the zero-crossover and zero-drift feature and how they can minimize the integral non-linearity (INL) of the system as well as make use of the full-scale range of the DAC (DAC8830).
Возможности:

Precision DAC (DAC8830) provides excellent linearity, low glitch, low noise and fast setting Operates at 2.7-5.5 V single-supply, which is compatible with most DSP/MCU power requirements Zero-crossover, zero-drift op amp (OPA388) provides true precision to minimize contributions to DAC INL (<0.5 LSB)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-01410 reference design uses two LMX2594 synthesizers to produce two outputs that are both coherent and adjustable in phase. Phase coherent outputs are useful for interleaving data converters and also for beam steering applications. This reference design has identical routing for both synthesizers so that it is easy to measure the phase between them.

Возможности:

Two outputs with coherent and adjustable phase Output frequency from 10 MHz to 15 GHz High output power

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:
A 4 phase buck regulator design fully complaint to power the core rail of Intel Arria 10 GX FPGAs, specifically the 10AX115U145IVG variant. Integrated PMBus allows for easy output voltage setting and telemetry of key design parameters. The design enables programming, configuration, Smart VID adjustment, and control of the power supply, while providing monitoring of input/output voltage, current, power, and temperature. It uses TI's Fusion Digital Power Designer for programming, monitoring, validation and characterization of the FPGA power design.
Возможности:

4-phase power supply 0.9V/150A Arria 10 GX (10AX115U145IVG) PMBus programming of Vout, and Voltage Margining for Arria Smart VID, 10mV per step PMBus monitoring of Input/Output Voltage, Current, Power, and Temperature 90% efficiency at 12VIN, 0.9V/100A

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Protection is an important topic for designs in factory automation and control. The reference design shows the superior protection capabilities of new 33-V protection devices (such as TVS3300) for factory automation and control. The Canadian Standards Association (CSA) Group has performed surge testing according to IEC 61000-4-5 on this reference design. The design has the required accuracy to measure the behavior of protection devices before and after EMI stress with respect to leakage and clamping voltage.
Возможности:

Differential TVS leakage measurement accuracy < 35 pA Measurement repeatability <0.002 % at 25 C and < 0.05 % from -35 to 85 C 50 and 60 Hz rejection IEC 61000-4-5 class II (+/- 1 kV at 42 ohm source impedance)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-01442 reference designutilizes the ADC12DJ3200 evaluation module (EVM) to demonstrate a direct RF-sampling receiver for a radar operating in HF, VHF, UHF, L-, S-, C-, and part of X-band. The wide analog input bandwidth and high sampling rate (6.4 GSPS) of the analog-to-digital converter (ADC) provides multiband coverage with a single or dual ADC. The direct RF-sampling capabilities of the ADC reduces the component count by eliminating several down-conversion stages, thereby reducing overall system complexity.

Возможности:

High-input-frequency capability of ADC allows RF sampling of signals from L-band to X-band Max sample rate of 6.4 GSPS in single-channel (interleaved) modeand 3.2 GSPS in dual-channel mode Four independent NCOs per DDC allow fast frequency hopping among bands Clocking solution optimized for low jitter and JESD204B operation

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-01480 reference design is a scalable power supply designed to provide power to the Xilinx Zynq UltraScale+ (ZU+) family of MPSoC devices and Artix- 7 FPGA devices. The design receives power from a standard DC power supply and provides power to all rails of the Xilinx chipset and DDR memory through a well-defined Samtec socket-terminal strip connection. The design is scalable to support the most basic ZU2CG device with dual-core ARM® Cortex™-A53 application processor and dual-core ARM® Cortex™-R5 real-time processor to the ZUxEG products that add graphics processing (GPU) up to the ZU5EV device which also includes a video Codec unit and up to 16 16.3-Gbps transceivers (MGTH). Due to its similarity with the ZU2CG power needs, the Artix-7 FPGA is also supported by this design.

Возможности:

17 hardware configurable power rRails Easy to change any output voltage in hardware Only 1 input voltage required Ideal power supply for the following Xilinx products: Zynq Ultrascale_ MPSoCs (ZU2CG, ZU3CG, ZU4CG, ZU5CG, ZU2EG, ZU3EG, ZU4EG, ZU5EG, ZU4EV, ZU5EV) and Artix-7 FPGAs Small 3.5' x 2.5' PCB for use as a prototyping tool

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Базовый проект TIDA-01495 представляет собой низкопрофильный (высотой 17 мм) AC/DC-источник питания с максимальным значением КПД 94,1%, высокой удельной мощностью, универсальным диапазоном переменного входного напряжения, постоянным выходным напряжением 24 В и выходной мощностью 480 Вт, предназначенный для применения в потребительской электронике. Данный преобразователь состоит из схемы двухфазной аппаратной коррекции коэффициента мощности (ККМ) в переходном режиме с чередованием фаз на базе UCC28063A, что позволяет минимизировать габариты дросселя ККМ и смягчить требования к ЭМП-фильтру. Звено изолированного полумостового LLC-DC/DC-преобразователя управляется LLC-контроллером UCC256301 с режимом гибридного гистерезисного управления, что обеспечивает быстрый отклик на скачкообразные изменения нагрузки и тем самым позволяет уменьшить габариты сглаживающего и выходного конденсаторов ККМ. Пропуск фаз в звене ККМ и функция оптимизированного импульсного режима в LLC-звене обеспечивают высокий КПД при нагрузке 5% и переменном входном напряжении 230 В. Пропорциональное управление затвором организовано на многорежимном контроллере синхронных выпрямителей UCC24612, благодаря чему снижены потери на проводимость в выходном выпрямителе LLC-звена, что в свою очередь позволяет обеспечить высокий КПД.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Низкопрофильное (высотой менее 17 мм) решение, предназначенное для применения в ограниченных по объёму системах, с габаритами печатной платы 185 мм x 110 мм
  • Соответствует требованиям стандарта 80+ Platinum благодаря КПД при полной нагрузке свыше 93,3% при переменном входном напряжении 230 В и свыше 91,1% при переменном входном напряжении 115 В, а также максимальным значениям КПД 94,1% при переменном входном напряжении 230 В и 92% при переменном входном напряжении 115 В
  • Функция пропуска фаз в звене ККМ и функция продвинутого импульсного режима в LLC-звене обеспечивают высокий КПД при малой нагрузке (5%): свыше 84% при переменном входном напряжении 230 В и свыше 82% при переменном входном напряжении 115 В
  • Функции предотвращения переключения при нулевых токах (Zero Current Switching, ZCS) и детектирования повышенного напряжения LLC-контроллера позволяют повысить надёжность и защитить систему от повышенного тока, короткого замыкания и повышенного напряжения, тем самым обеспечивая безопасность
  • Высокий коэффициент мощности (свыше 0,99); соответствует требованиям к устройствам класса A согласно стандарту IEC 61000-3-2 по ККМ и коэффициенту нелинейных искажений тока
  • Соответствует требованиям к устройствам класса B согласно стандарту EN55011 по уровню наведённых помех

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Данный базовый проект вспомогательной системы питания мощностью 20 Вт с несколькими выходами поддерживает промышленные AC/DC-источники питания с широким диапазоном постоянного входного напряжения (100 В – 425 В). Максимальное значение КПД данного преобразователя составляет 85% благодаря использованию в нём обратноходового контроллера UCC28704 от компании TI с переключением при минимуме входного напряжения с режимом прерывистой проводимости (Discontinuous Conduction Mode, DCM) и управлением на первичной стороне. В данном компактном решении для обеспечения защиты системы в том числе от повышенного выходного тока и короткого замыкания на выходе использовано минимальное количество компонентов. Аппаратное обеспечение данного источника питания было успешно протестировано на соответствие требованиям нормы EN55022 к устройствам класса A по уровню наведённых ЭМП благодаря использованию внешнего ЭМП-фильтра.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Максимальное значение КПД преобразования мощности свыше 85% при постоянном входном напряжении 400 В и полной нагрузке
  • Способен работать от постоянного входного напряжения с широким рабочим диапазоном (от 100 В до 425 В)
  • Способен генерировать полную мощность (20 Вт) во всём рабочем диапазоне входного напряжения
  • Регулируемые выходные напряжения: 15 В (с первичной стороны), 5 В и 15 В (изолированные)
  • Низкая потребляемая мощность в режиме ожидания (менее 100 мВт)
  • Компактное решение с высокой удельной мощностью и габаритами 40 мм x 40 мм

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В данном базовом проекте представлено проверенное решение устройства секвенсирования напряжений питания с конкурентоспособной стоимостью для применения с процессорами или высокопроизводительными управляющими платформами. Данный проект поддерживает работу с 5 различными шинами напряжений, и он оптимизирован по площади расположения своих компонентов (габариты площади 12 мм x 12 мм). С помощью данного проекта также возможно регулировать величину времени задержки и переназначать величины определённых напряжений с целью соответствия различным входным конденсаторам, а также требованиям различных процессоров.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Проверенное решение устройства секвенсирования напряжений питания процессора
  • Корректное секвенсирование напряжений питания при включении / выключении устройства даже в случае неконтролируемого отключения питания при различных нагрузочных сценариях
  • КПД системы распределения питания остаётся высоким как при больших, так и при малых нагрузках
  • Источник питания с малогабаритной (менее 12 мм x 12 мм) площадкой для расположения его компонентов

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This refrence design provides a solution for an accurate shunt-based current measurement on the low side with an integrated fault-detection feature. It consists of a current sense amplifier which supports current sensing for a high bandwidth. The fault detection feature allows detection of undercurrent and overcurrent faults. The design provides a performance comparison between shunt-based current sensing and current sensing using a hall sensor.
Возможности:

Shunt based low side current sensing system with negative common mode support Compact system for current sensing High bandwidth current sensing of up to 400kHz Bidirectional current sensing support Integrated undercurrent and overcurrent detection with less than 1µs response time Less than 0.3% error in measurement for complete DC current range (-3A to 15A)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This verified design can accurately measure current on a bus that carries hundreds of volts. This design is targeted for solar and server applications due to their wide high-voltage input range requirements. This design uses the INA260 current shunt monitor with integrated shunt resistor for current measurements, two P82B96 bidirectional buffers to facilitate I2C communication, and the ISOW7842 to allow isolated current measurements. The INA260 is limited by a common-mode voltage of 36 V; using the ISOW7842 allows the designer to float the INA260 side of the design to facilitate higher bus voltages.
Возможности:

Current Measurement on High-Voltage Bus (±1 kV) Power Isolated I2C Compatibility Reinforced Digital I2C Isolation to Microcontroller 1% System Accuracy

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The HDC2010 is an integrated humidity and temperature sensor reference design that provides high accuracy measurements with very low power consumption, in an ultra-compact WLCSP (Wafer Level Chip Scale Package). The HDC2010METER is an HDC2010 demonstration board which provides a convenient digital display of the HDC2010's measurements.
Возможности:

Digital display of temperature and humidity Compact - Less than 2" x 1.5" Battery powered by common CR2032 coin cells

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:
This reference design implements a class 0.5 three phase energy measurement system with isolated shunt sensors by using isolated modulators and independent digital filters, enabling a wider choice of host microcontrollers (MCU) as integrated sync filters are no longer required. In this design, currents sensed by the isolated modulators and phase voltages sensed by the host microcontroller are synchronized; supporting the addition of advanced metrology algorithms using the Simplelink™ ARM Cortex M4 host MCU. The design is immune from magnetic tamper attacks through the use of current sensors and power supplies that do not use any transformers or other magnetic components. This subsystem design is tested and includes hardware.
Возможности:

Features
  • Class 0.5 three-phase metrology with galvanically isolated(up to 600 VRMS and peak isolation voltage of 4 kVRMS) shunt current sensors
  • Galvanically isolated shunt current sensors and cap-drop supplies enable magnetic immunity
  • Standalone digital filters enable using host microcontrollers without digital filters, thereby increasing design portability
  • Synchronized voltage and current samples across all phases along with ARM® Cortex® M4 host MCU supports adding advanced metrology algorithms
  • Active and reactive energy, root mean sSquare (RMS) current and voltage, power factor, and line frequency calculations

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design is a scalable power supply designed to provide power to the Xilinx Artix-7, Spartan-7, and Zynq-7000 families of FPGA-based devices. The design receives power from a standard DC power supply and provides power to all rails of the Xilinx chipset and DDR memory through a well-defined Samtec socket-terminal strip connection. The design is scalable to support the most basic Spartan-7 FPGA device, a more complex Artix-7 FPGA with multi-Gigabit transceivers (MGTs), and up to the Zynq-7000 with a dual-core Arm Cortex-A9 processor. Due to its scalable design and the similarity of the Xilinx families of devices, this reference design is based on the TIDA-01480 power references design for the Xilinx Zynq UltraScale+ MPSoCs.

Возможности:

13 hardware configurable power rails Easy to change any output voltage in hardware Only 1 input voltage required Ideal power supply for the following Xilinx products: Artix-7 and Spartan-7 FPGAs, Zynq-7000 and Zynq-7000S SoCs Small 3.5' x 2.5' PCB for use as a prototyping tool

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This TI Design demonstrates how to resolve and optimize signal integrity challenges typically found when sending SPI signals over longer distance on the same PCB or off PCB to another board in a noisy environment by transmitting SPI signals over LVDS interface. The concept offers high noise immunity, reduced EMI emission, and wider common-mode input tolerance.
Возможности:

Noise immunity and range extension for SPI Bus using LVDS interface At least 3 meter communication range using SPI over LVDS vs. 0.5 meter range using standard SPI Techniques to reduce propagation delay and improve SPI communication speed or range by routing SCLK back to SPI master 10x lower power consumption compared to other differential signaling (RS-422/RS-485) solutions –4-V to +5-V common-mode input voltage range offers high ground bounce immunity

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDEP-0086 reference design implements a Simple Open Real-Time Ethernet (SORTE) master with the Programmable Real-time Unit and Industrial Communication Subsystem (PRU-ICSS). SORTE enables customer applications to exchange process data between the master and devices in a 4 µs cycle time. The design contains open source PRU firmware to enable customer to differentiate their products. The SORTE protocol includes device discovery, parametrization, PHY and cable delay measurement, synchronization and process data exchange.
Возможности:

SORTE device reference implementation Enables 4µs cycle time to exchange process data PRU firmware provided in source code Fully customizable PRU firmware

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:
This reference design details a CCLink IE Field Basic implementation operating on the Sitara™ AM335x processor, with both Processor SDK RTOS and Processor SDK Linux. For RTOS, the design uses the Network Development Kit (NDK component within Processor SDK) transport layer and is supported with examples for both the standard Ethernet switch (CPSW) and PRU-ICSS. For Linux, it uses the Linux networking stack which can be based on either the standard Ethernet switch (CPSW) or PRU-ICSS. The implementation can be used in both configurations, i.e. Master station or Slave station.
Возможности:

CC-Link IE field basic master and slave implementation for 100Mbps on a standard ethernet port and PRU-ICSS Supported by Processor-SDK-RTOS and Linux Server function of SLMP (Seamless Message Protocol) supported by slave station Maximum 64 slave stations supported by master station Fully customizable with source code available Support on other Sitara ARM processors also available

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design demonstrates how to use TI Deep Learning (TIDL) on a Sitara AM57x System-on-Chip (SoC) to bring deep learning inference to an embedded application. This design shows how to run deep learning inference on either C66x DSP cores (available in all AM57x SoCs) and Embedded Vision Engine (EVE) subsystems, which are treated as black boxed deep learning accelerators on the AM5749 SoC. This reference design is applicable to any application that is looking to bring deep learning inference into an embedded application. Customers looking to quickly get started with a deep learning network or to evaluate their own networks performance on an AM57x device will find a step-by-step guide on how to use TIDL available as part of TI’s free AM57x Processor SDK.
Возможности:

Features
  • Embedded deep learning inference on AM57x SoC
  • Performance scalable TI deep learning library (TIDL library) on AM57x using C66x cores only, EVE subsystems only, or C66x + EVE combination
  • Performance optimized reference CNN models for object classification, detection and pixel-level semantic segmentation
  • Full walk-through of TIDL development flow: training, import and deployment
  • Benchmarks of several popular deep learning networks on AM5749
  • This reference design is tested on AM5749 IDK EVM and includes TIDL library on C66x core and EVE subsystem, reference CNN models and getting started guide

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Направленная на Ethernet/IP коммуникации, данная платформа разработки позволяет разработчикам реализовать стандарты связи Ethernet/ IP в широком спектре оборудования для промышленной автоматизации. Это дает возможность разрабатывать платы для приложений промышленной автоматизации, автоматизации предприятий и промышленной связи с минимальным количеством внешними компонентов и наибольшей энергоэффективностью в этом классе устройств.

Возможности:

  • Основан на процессоре AM335x ARM Cortex-A8;
  • 30% BOM сохраняется при замене внешних ASIC/ FPGA;
  • Бесплатная поддержка и промышленное ПО от TI;
  • Поддержка других промышленных протоколов связи на этом же оборудовании (например, EtherCAT, PROFIBUS, PROFINET и другие);
  • Готовая к производству платформа разработки, включающая схемы, BOM, руководство пользователя, примечания, ПО, демоверсии и другое.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данное типовое решение предназначено для обеспечения питанием AVS ядра в Keystone Multicore DSP, в основном серии C66x. В серии C66x используется технология Smart Reflex, что позволяет DSP управлять собственным питанием. Данная возможность реализована с использованием синхронного понижающего преобразователя (TPS56121) с управлением выходным напряжением через LM10010. LM10010 принимает 6-ти или 4-х битный сигнал управления от DSP и подстраивает выходное напряжение TPS56121, который питает DSP. Высокая точность LM10011 (1.0%) позволяет сэкономить, сократив количество компонентов в цепи питания. Для процессоров, которым нужно определенное стартовое напряжения, LM10011 может быть настроен на старт с одного из 16 предустановленных параметров.

 

Возможности:

  • Выходная точность 1.0% (0°C to +100°C);
  • Выходная точность 1.25% (–40°C to +125°C);
  • Диапазон входного напряжения: +2.97 V to +5.5 V;
  • Настраиваемый VID формат (6/4 бит);
  • 16 предустановленных параметров старта;
  • Достаточная точность для поддержки пользовательского UVLO;
  • Протестированное решение включает в себя схему, файлы проекта печатной платы, перечень компонентов и результаты тестов.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Одноканальный источник тактовых импульсов нельзя использовать для тактирования нескольких тактовых входов в высокопроизводительных процессорных устройствах, например, таких как многоядерные ARM Cortex-A15 процессоры 66AK2Ex и AM5K2Ex, так как чрезмерная нагрузка, помехи от рассогласования и шумы негативно влияют на производительность. Однако этого можно избежать, используя несколько источников тактовых импульсов вместо одного. Этот дизайн демонстрирует генерирование тактовых сигналов для семейств 66AK2Ex и AM5K2Ex процессоров Keystone II с ядром ARM Cortex-A15 + DSP и многоядерных ARM процессоров путем использования дерева дифференциальных тактовых сигналов. Дизайн демонстрирует законченное решение для генерации всех необходимых тактовых сигналов для ядер и периферии SoC.

 

Возможности:

  • Дерево дифференциальных тактовых сигналов для многоядерных ARM Cortex-A15 систем на кристалле 66AK2Ex и AM5K2Ex;
  • Использование CDCM6208 для генерации всех необходимых тактовых сигналов, необходимых для ядер и периферии;
  • Графический интерфейс пользователя для управления регистрами;
  • Завершенный системный дизайн с принципиальной схемой, BOM, дизайн файлами и руководству по проектированию аппаратной части.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Устройства K2E требуют секвенсирования источников питания в определённом порядке. В данном проекте продемонстрирован метод секвенсирования питания для многоядерных процессоров семейств 66AK2Ex и AM5K2Ex с архитектурой KeyStone II  на базе ARM + ЦСП и только ARM с использованием UCD9090. UCD9090 представляет собой 10-шинное устройство секвенсирования и отслеживания питания с адресацией с интерфейсами PMBus / I2C. UCD9090 обеспечивает как секвенсирование, так и распределение по времени включения источников питания. В данном проекте демонстрируется конкретный пример реализации секвенсирования питания для платформы отладочного модуля K2E.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Базовая реализация секвенсирования источников питания для систем на кристалле (SoC) 66AK2Ex и AM5K2Ex
  • В данном проекте используется UCD9090 для секвенсирования и отслеживания источников девяти шин напряжения питания
  • В данном проекте используется программное обеспечение Fusion Digital Power Designer для настройки и программирования UCD9090
  • Полноценный базовый проект системы со схемой электрической принципиальной, перечнем элементов, файлами проекта и руководством по аппаратной части проекта, реализованный на платформе отладочного модуля K2E для тестирования и отладки

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данное типовое решение - первый широкодоступный процессор со встроенным интерфейсом JESD204B и цифровым Front End’ом для разработчиков, использующих FPGA или ASIC для подключения к высокоскоростным преобразователям данных, с целью сокращения времени выхода на рынок, увеличения производительности, а так же значительного уменьшения стоимости, потребляемой мощности и размера конечного продукта. Подключение ADC12J4000 и DAC38J84 позволяет реализовать эффективные решения в приложениях тестирования, измерения и защиты.

 

Возможности:

  • Простая интеграция сигнального процессора и преобразователя данных через интерфейс JESD204B
  • Многоканальное решение с частотой дискретизации до 368Msps и полосой пропускания 150 МГц
  • Цифровой Front End для фильтрации и повышения или понижения частоты дискретизации
  • FFT/ iFFT преобразования с применением ускорителя FFTC
  • Решение оптимизировано для применения в приложениях тестирования, измерения и защиты
  • Широкополосное решение с интерфейсом JESD, включающее в себя DSP, платы АЦП и ЦАП, демонстрационное программное обеспечение, графический интерфейс пользователя для конфигурации и руководство по быстрому старту
  • Надежная платформа для демонстрации и разработки, включающая в себя три отладочные платы, схему, перечень компонентов, руководство пользователя, тесты производительности, программное обеспечение и примеры

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Системы на кристалле серии K2E требуют управления напряжением ядра CVDD с применением технологии автоматического масштабирования напряжения (AVS) SmartReflex. В данном проекте представлен способ генерирования необходимого напряжения без необходимости в программном обеспечении. В настоящее время данная схема реализована на базе XEVMK2EX.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Управление напряжением ядра с применением технологии AVS SmartReflex, что требуется в микросхемах семейства K2E
  • Удовлетворяет требованию к точности напряжения CVDD на уровне 5%
  • Работает с использованием интерфейса VCNTL
  • Для интерфейса VCNTL не требуются преобразователи напряжения
  • Для работы не требуется программное обеспечение

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Системы на кристалле серии K2E требуют управления напряжением ядра CVDD с применением технологии автоматического масштабирования напряжения (Adaptive Voltage Scaling, AVS) SmartReflex. В данном проекте представлен способ генерирования необходимого напряжения с использованием программного обеспечения и интерфейса PMBus в TPS544C25. Данная схема может быть реализована на базе XEVMK2EX.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Управление напряжением ядра с применением технологии AVS SmartReflex, что требуется в микросхемах семейства K2E
  • Удовлетворяет требованию к точности напряжения CVDD на уровне 5%
  • Для управления используется интерфейс PMBUS в TPS544C25
  • Для передачи команд об изменении выходного напряжения используется программное обеспечение
  • Полноценная базовая система, реализованная на отладочной платформе K2E для тестирования и отладки, со схемой электрической принципиальной, перечнем элементов, файлами проекта и руководством по аппаратной части проекта

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном проекте TI показана реализация радара с синтезированной апертурой (SAR) в реальном времени на основе многоядерного цифрового сигнального процессора (ЦСП) TMS320C6678 от TI. Одной из основных трудностей при реализации SAR является генерирование изображений с высоким разрешением в реальном времени, так как процесс формирования изображения задействует процедуры обработки сигнала, требующие значительные вычислительные мощности. TI реализовал алгоритм SAR на восьмиядерном ЦСП C6678 с фиксированной и плавающей точкой, чтобы продемонстрировать его производительность в данном применении, а также то, как она будет меняться при задействовании одного, двух, четырёх и восьми ядер ЦСП. Алгоритм обработки SAR доплеровского диапазона функционально промодулирован, а вычислительные задачи распределены по нескольким ядрам, работающим параллельно друг другу. Процедура распределения задач выполнена с применением OpenMP.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Данный базовый проект испытан и включает в себя отладочный модуль (EVM), программное обеспечение и руководство пользователя
  • Аппаратная платформа включает в себя TMDSEVM6678 EVM – высокопроизводительную, выгодную с точки зрения «цена-качество» платформу разработки на базе высокопроизводительного ЦСП TMS320C6678 с архитектурой C66x KeyStone™ от TI
  • Данный проект включает в себя схемы электрические принципиальные, файлы проекта и перечень элементов
  • Алгоритм SAR, входные бинарные файлы и скрипты отображения включены в проект наряду с ссылками для скачивания BIOS-MCSDK и программного фреймворка SDK
  • В руководстве проекта описаны реализация алгоритма доплеровского диапазона, необходимые аппаратное и программное обеспечения, а также приведена пошаговая инструкция по созданию и запуску приложения SAR

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:

Будучи предназначенным для разработчиков современных радарных систем, в настоящее время использующих ППВМ или специализированные микросхемы для подключения к высокоскоростным преобразователям данных и нуждающихся в сокращении времени вывода продукции на рынок при условии увеличения производительности и существенного уменьшения стоимости, уровня энергопотребления и габаритов, данный базовый проект включает в себя первый широкодоступный процессор с интегрированным интерфейсом JESD204B и цифровым аппаратным средством (DFE) для обработки. Связка ADC14X250 и DAC38J84 образует эффективное решение для применения в авиационной и оборонной технике, такой как радарные электронные средства ведения боевых действий, вычислительные платформы и транспондеры.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Простая интеграция сигнального процессора для работы с преобразователями данных по JESD204B
  • Дискретизация сигнала на одном канале с частотой 100 МГц при использовании ADC14X250
  • Обработка DFE для фильтрования, децимации или увеличения разрешения сигнала; аппаратный сопроцессор для ускорения вычисления быстрого преобразования Фурье (БПФ) позволяет избавить основной процессор от выполнения ресурсоёмкого 2D-БПФ, что в свою очередь позволяет добиться малого времени задержки и высокой точности
  • Решение системы обработки сигналов с широкополосной дискретизацией посредством JESD, которое включает в себя цифровой сигнальный процессор (ЦСП), печатные платы с АЦП и ЦАП, демонстрационное программное обеспечение, графические интерфейсы пользователя для конфигурирования и руководство для начала работы
  • Надёжная платформа для демонстрации и разработки, которая включает в себя три отладочных модуля, плату генерирования детерминированной задержки, схему электрическую принципиальную, перечень элементов, руководство пользователя, тесты на производительность, программное обеспечение и демонстрационные проекты

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:

Проект базируется на многоядерной процессорной системе на кристалле (System-on-Chip, SoC) 66AK2Gx и интегральной микросхеме управления питанием (Power Management Integrated Circuit, PMIC) TPS65911, которая объединяет в одном устройстве источники питания и схему секвенсирования напряжений питания для процессора 66AK2Gx. Данный проект решения системы питания также включает в себя понижающие преобразователи первого звена для поддержки входного напряжения 12 В, а также стабилизатор напряжения терминирования DDR для памяти DDR3L. Данный базовый проект был протестирован, и к нему прилагаются аппаратная базовая платформа (отладочный модуль), программное обеспечение (набор разработки программного обеспечения для процессора) и тестовые данные.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Понижающие преобразователи первого звена TPS54620 и TPS54429
  • PMIC TPS65911 с поддержкой секвенсирования напряжения питания и источников питания в соответствии с требованиями K2G
  • Интегрированные часы реального времени (Real Time Clock, RTC) в составе TPS65911 для критичных ко времени приложений
  • Стабилизатор напряжения терминирования памяти DDR3L LP2996A

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В базовом проекте описываются особенности системы с интерфейсом памяти с удвоенной скоростью передачи данных (DDR) и поддержкой кода исправления ошибок (ECC) в высоконадёжных применениях на базе многоядерного ЦСП 66AK2Gx и процессорной системы на кристалле (SoC) с ядром от ARM. Благодаря наличию в данном проекте описаний системных интерфейсов, аппаратного обеспечения печатной платы, программного обеспечения, зависимости производительности и процедур диагностики он позволяет разработчикам в кратчайшие сроки реализовать высоконадёжное решение.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Оптимизированная высокоскоростная маршрутизация сигналов
  • 1 разъём PCIe с поверхностным монтажом
  • Пример расположения конденсатора для фильтрации постоянной составляющей
  • Пример рекомендованного расстояния в дифференциальных парах

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В проекте системы машинного 3D-зрения TIDEP0076 описывается встроенный 3D-сканер на базе принципа структурированного света. Для захвата отражённых световых потоков от прожектора на базе DLP4500 используются цифровая камера и процессорная система на кристалле (System on Chip, SoC) AM57xx семейства Sitara™. Последующие обработка полученных световых потоков, вычисление 3D-облака точек объекта и его 3D-визуализация выполняются в процессорной SoC AM57xx. Данный проект представляет собой встроенное решение, преимуществами которого по сравнению с реализацией на базе головного ПК являются низкий уровень энергопотребления, простота, а также низкие стоимость и габариты.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Демонстрация системы машинного 3D-зрения с алгоритмами структурированного света на базе технологии DLP®
  • Полностью встроенная система машинного 3D-зрения на базе SoC AM57xx семейства Sitara и DLP Lightcrater™ 4500. Отсутствие необходимости в ПК
  • Генерирование 3D-облака точек объекта
  • Демонстрируются генерирование и рендеринг 3D-облаков точек с использованием ядер интегрированного процессора и графического процессора в составе SoC AM572x
  • Данный базовый проект был собран на базе существующих отладочных модулей и включает в себя всё необходимое программное обеспечение, файлы и документацию

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
For wideband receiver system developers currently using FPGA or ASIC to connect High Speed data converters to a baseband processor, who need faster time to market with increased performance and significant reduction in cost, power, and size. This reference design includes the first widely available processor integrating a JESD204B interface and Digital Front End Processing (DFE). Connecting ADC32RF80 to DAC38J84 provides an efficient solution for avionics and defense, test and measurements and industrial applications.
Возможности:

Easy integration of signal processor to data converters over JESD204B Usable bandwidth of two 75MHz channels or a single 100MHz channel when connected to ADC32RF80 DFE processing for filtering, down-sampling or up-sampling: FFTC hardware accelerator to offload comput-intensive 2D FFT operation, achieving low latency and high accuracy Wideband sampling with JESD attached signal processing solution including Digital Signal Processor (DSP), ADC and DAC boards, demo software, configuration GUIs and getting started guide A robust demonstration and development platform including three EVMs, a deterministic latency card, schematic, BOM, user guide, benchmarks, software and demos

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:

Данное проверенное решение демонстрирует очень простой и точный способ измерения температуры термопарой. В нем описываются необходимые сглаживающие фильтры и резисторы смещения для проведения диагностики датчика. В данном примере также описывается новый способ компенсации холодного спая с помощью встроенного в ADS1118 датчика температуры. Для линеаризации данных в решении продемонстрирован очень простой алгоритм, который может быть реализован в большинстве микроконтроллеров.

 

Возможности:

  • Измерение температуры термопарой К-типа;
  • Точность <1°C;
  • Повторяемость 0.2°C;
  • Компенсация холодного спая;
  • Включает программные алгоритмы;
  • Используется 16-битный АЦП АADS1118 с PGA.

Решение проверено и включает в себя:

  • теорию,
  • подбор компонентов,
  • моделирование TINA-TI,
  • схему и трассировку печатной платы,
  • возможность модификации.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проверенный проект TI представляет собой высокопроизводительную систему сбора данных (DAQ), в которой используется 18-битный SAR-АЦП ADS8881 с пропускной способностью 1 MSPS. Проект оптимизирован под уменьшение времени установления 18-битного ступенчатого входного сигнала во всём его диапазоне, благодаря чему достигается высокая линейность системы. Подобная модель входного воздействия больше всего подходит для применений с мультиплексорами для передачи между каналами с разными входными напряжениями. В качестве входного драйвера АЦП используется OPA350 для высокой пропускной способности (для мало- и высокоамплитудных сигналов), управления выходным током и линейной связи входа и выхода с размахом, равным напряжению питания. Опорный буферный драйвер представляет собой составной буфер из THS4281 и OPA333 для достижения желаемой производительности при минимально возможном уровне энергопотребления. INL данной DAQ составляет ±2,5 LSB при общей потребляемой мощности менее 70 мВт.

Ознакомьтесь с другими прецизионными проектами от TI.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • 18 бит, скорость передачи данных 10 kSPS
  • Для применений с мультиплексорами и ступенчатыми входными сигналами в режиме постоянного тока
  • Оптимизирован под уменьшение времени установления сигнала при переходных процессах
  • Потребляемая мощность: 70 мВт при напряжении AVDD5 В
  • Используются ADS8881 (SAR-АЦП с разрешающей способностью 18 бит и скоростью передачи данных 1 MSPS), OPA2350 (входной сигнал), THS4281 + OPA333 + REF5045 (опорный сигнал)

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Этот проверенный дизайн от TI представляет собой высокопроизводительную систему сбора данных (DAQ), использующую 18-битный АЦП SARADS8881 с частотой дискретизации 1 МГц. Конструкция оптимизирована для обеспечения низкого уровня шума и искажений для диапазона входного синусоидного сигнала 10 кГц. Это приводит к максимально возможному значению эффективного числа битов (ENOB) при общей потребляемой мощности менее 50 мВт.

В качестве драйвера входного сигнала для АЦП используется полностью дифференциальный THS4521, что обеспечивает чрезвычайно низкий уровень искажений, шума во всей полосе сигнала. Драйвер буфера использует комбинированный буфер, образованный THS4281 и OPA333, что позволяет получить требуемую производительность при низкой потребляемой мощности.

 

Возможности:

  • 18 бит, частота дискретизации 1 МГц;
  • Постоянное напряжение, переменное напряжение 10 кГц;
  • Оптимизация: ENOB;
  • Мощность: 50 мВт @ AVDD= 5 В;
  • Используется ADS8881 (18 бит, 1 МГц SARЦАП), THS4521 (Вход), OPA333 + THS4281 + REF5045 (Reference);
  • Это решение содержит: теорию, подбор компонентов, симуляцию TINA-TI, схему и макет печатной платы, проверку и измерение производительности, варианты модификации.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В данном проверенном проекте от TI реализована 16-битная 4-канальная система сбора данных с дифференциальными мультиплексированными входами и частотой выборок 400 KSPS для применения в промышленных системах с высоковольтными входами с напряжением ±20 В (межпиковая амплитуда 40 В). Данная схема реализована с использованием аналого-цифрового преобразователя (АЦП) с последовательным приближением (SAR), прецизионного аппаратного средства преобразования высоковольтного сигнала и 4-канального дифференциального мультиплексора (MUX). В данном проекте подробно описан процесс оптимизации прецизионной схемы высоковольтного аппаратного средства с использованием OPA192 и OPA140 для достижения отличных динамических характеристик вкупе с ADS8864.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • 4-канальная высоковольтная (±20 В) мультиплексированная система сбора данных
  • Частота выборок 400 KSPS (100 KSPS / канал)
  • Интегральная нелинейность (INL) ±1 наименее значащий бит (LSB)
  • Быстрое время установления сигнала на всех каналах во всём диапазоне измерений при разрешении 16 бит
  • Эффективное разрешение (ENOB) 14,2 бита

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В данном прецизионном протестированном проекте TI подробно описывается системный дизайн блока сбора несбалансированных 16-битных данных (DAQ) со скоростью 1 MSPS, оптимизированный для получения превосходных значений времени установки, уровня энергопотребления, а также статических и динамических характеристик для приложений с мультиплексированием. В проект входят 16-битный высокоточный аналого-цифровой преобразователь (АЦП) последовательного приближения (SAR); малошумящая, малопотребляющая и широкополосная схема управления входами АЦП; источник опорного напряжения для АЦП со сверхнизким дрейфом и соответствующая схема управления входами.

Данный проект хорошо впишется в применения, в которых необходим мультиканальный сбор данных с малой задержкой при мультисенсорных измерениях, таких как измерения параметров окружающей среды (температура, давление и т. п.), биопотенциала и мощности.

Данный базовый проект имеет характер аппаратного решения.

 

Возможности:

  • Включает в себя теоретический материал, анализ подбора компонентов, симуляцию, схему электрическую принципиальную, трассировку печатной платы и результаты измерений
  • Достигнуто значение времени установки 16-битного импульсного сигнала 900 нс (максимальное значение)
  • Потребляемая мощность: 21,5 мВт при напряжении AVDD 3,3 В
  • Измеренное значение эффективного разрешения 14,58 бита
  • Включает в себя ADS8860 (16-битный SAR АЦП со скоростью 1 Msps), OPA320 (драйвер входов), THS4281 + OPA333 + REF5040 (драйвер источника опорного напряжения)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование

Сравнение позиций

  • ()