The third-order Butterworth antialiasing filter is optimized based on the performance and interface requirements of the amplifier and ADC. The total insertion loss due to the filter network, transformer, and other resistive components is only 1.2 dB.
The overall circuit has a bandwidth of 290 MHz with a pass-band flatness of 1 dB. The SNR and SFDR measured with a 140 MHz analog input are 64.1 dBFS and 70.4 dBc, respectively.
Figure 1. 12-Bit, 500 MSPS Wideband Receiver Front End (Simplified Schematic: All Connections and Decoupling Not Shown) Gains, Losses, and Signal Levels Measured Values at 10 MHz
В данном базовом проекте генерируется выходное напряжение 5,1 В при выходном токе 9 А из входного напряжения 48 В. Данный преобразователь также можно использовать с автомобильной шиной напряжения 48 В.
Базовый проект имеет характер аппаратного решения.
Данный базовый проект имеет выход с напряжением 28 В при входном напряжении 48 В для питания чувствительных к шумам нагрузок.
Данный базовый проект имеет характер аппаратного решения.
Базовый проект генерирует выход 6 В / 31 А из телекоммуникационного постоянного входного напряжения с широким диапазоном от 18 В до 60 В. UCC2897A управляет силовым звеном однотактного прямоходового преобразователя с активным демпфером. Низкие заряд затвора и сопротивление сток-исток в открытом состоянии CSD18540Q5B, используемых в качестве автономных синхронных выпрямителей, позволяют КПД данного проекта при максимальной нагрузке достигать значений, превышающих 94%. Наличие компактных драйверов UCC27511 позволяет упростить схему управления затворами синхронных выпрямителей.
В базовом проекте PMP10520 генерируются все шины (1 В/ 20 А, 1,2 В/ 30 А, 1,8 В/ 4 А), необходимые для питания мультигигабитных приёмопередатчиков (MGT) в ППВМ семейства Virtex® Ultrascale™ от Xilinx. В данном проекте используются входное напряжение 5 В интерфейс PMBus для мониторинга тока и напряжения, смещения напряжения, регулировки времён задержек, а также для мониторинга ошибок. В проекте используются TPS544C20 и TPS544B20 с интегрированной функцией измерения тока, благодаря которым в нём отсутствует необходимость применения внешнего токочувствительного резистора. Также данный проект удовлетворяет требованиям Xilinx по низкому уровню пульсаций напряжения на шинах питания MGT.
В базовом проекте PMP10555 генерируются все шины, необходимые для питания ППВМ/ систем на кристалле (SoC) семейства Ultrascale® от Xilinx®, выполненных по техпроцессу 16 нм, в составе мобильных базовых радиостанций. В данном проекте используются понижающий преобразователь с интерфейсом PMBus, выходным током 20 А и интегрированным полевым транзистором для питания ядра и две ИС понижающих регуляторов напряжения с несколькими выходами для генерирования остальных требуемых шин напряжений питания ППВМ. В состав данного проекта также входят два LM3880, предназначенные для гибкого секвенсирования напряжений питания при включении и выключении устройства. В данном проекте используется входное напряжение 12 В.
В базовом проекте PMP10600.1 генерируются все шины напряжений, необходимые для питания ППВМ серии Zynq® 7000 (XC7Z015) от Xilinx®. В данном проекте используются несколько последовательно подключённых модулей LMZ3, LDO-регуляторов напряжения и терминирующий регулятор DDR. В данном проекте также используется один LM3880 для секвенсирования напряжений питания при включении и выключении устройства. В данном проекте используется входное напряжение 12 В.
Проект PMP10630 представляет собой полноценное решение системы питания с высокой плотностью мощности для ППВМ XCKU040 семейства Kintex® UltraScale™ от Xilinx®. В данном проекте для генерирования всех необходимых шин напряжений питания при малых габаритах решения 36 мм x 43 мм (1,4 дюйма x 1,7 дюйма) используется оптимальная связка из модулей семейства SIMPLE SWITCHER® и LDO-регуляторов напряжения. Данный проект включает в себя последовательный модуль LMZ31704 семейства LMZ3 для генерирования шины напряжения питания ядра и три последовательных наномодуля LMZ21700/1. В данном проекте организовано секвенсирование напряжений питания с использованием секвенсора LM3880, а также имеется опциональный источник питания для памяти DDR3 с использованием регулятора напряжения терминирования DDR LP2998. Данный базовый проект работает от постоянного входного напряжения 12 В, а общая выходная мощность составляет 6 Вт.
В базовом проекте PMP10852 используются LM5117, CSD18563 в качестве полевого транзистора верхнего уровня и 2 x CSD18532 в качестве полевых транзисторов нижнего уровня. PMP10852 принимает входное напряжение в диапазоне от 27 В до 41 В и генерирует мощность 180 Вт (выход 12 В/ 15 А). Габариты данного решения крайне малы, его общая площадь составляет всего лишь 1200 мм2 (габариты 30 мм x 40 мм). КПД данного проекта при полной нагрузке составляет около 95%.
Полноценная система питания PMBus для 3 ядер ASIC/FPGA, ядра памяти DDR3 и вспомогательных напряжений питания, использующихся в высококлассных коммутаторах Ethernet.
PMP10898 был разработан для питания радиопередатчиков высокой частоты «Telecom 48V», потребляющих 6 В, 7 А. Такое применение требует низкого уровня шума и высокой скорости динамического отклика, когда нагрузка переключается от нулевой до полной. Кроме того, необходимо низкое выделение тепла для работы на открытом воздухе в широком температурном диапазоне без дополнительного охлаждения.
Проект PMP11328 представляет собой источник питания с высокой удельной мощностью, выходным током 30 А и интерфейсом PMBus, который удовлетворяет требованиям спецификации шины питания ядра ППВМ ZU9EG семейства Ultrascale+ от Xilinx и который предназначен для применения в удалённых радиомодулях (Remote Radio Unit, RRU) базовых станций. Данный источник питания генерирует выходное напряжение 0,85 В для шины питания при токе 25 А и имеет общие габариты печатной платы 55 мм x 40 мм. Наличие интерфейса PMBus упрощает программирование, позволяет производить пользовательское конфигурирование данного источника питания с использованием встроенной энергонезависимой памяти (Non-Volatile Memory, NVM), а также осуществлять адаптивное масштабирование напряжения (Adaptive Voltage Scaling, AVS) и регулировку напряжения. Данный источник питания также позволяет отслеживать выходное напряжение, выходной ток и температуру внешней горячей точки посредством интерфейса PMBus. Во всём диапазоне изменения нагрузки коэффициент нестабильности выходного напряжения составляет ±3%, а КПД превышает 82%.
Проект PMP11399 представляет собой полноценную систему питания с интерфейсом PMBus для питания 3 ядер специализированных микросхем / ППВМ, памяти типа DDR3, терминирования напряжения VTT и генерирования вспомогательных напряжений, что обычно требуется в высокопроизводительных Ethernet-свитчах. Аппаратное обеспечение данного проекта дополнено графическим интерфейсом пользователя, который позволяет производить конфигурирование и мониторинг источников питания в формате реального времени.
Данный базовый проект имеет характер аппаратно-программного решения.
В данном базовом проекте генерируется выход 12 В / 16 А из стандартного телекоммуникационного входного напряжения 48 В. UCC2897A управляет силовым звеном однотактного прямоходового преобразователя с активным демпфером. Низкие заряд затвора и сопротивление сток-исток в открытом состоянии CSD19533Q51, используемых в качестве автономных синхронных выпрямителей, позволяют данному проекту иметь КПД, достигающий 95%. Наличие компактных драйверов UCC27511 позволяет упростить схему управления затворами синхронных выпрямителей.
Базовый проект PMP3799 имеет управляемый выход 20 В/ 4 А при стандартном телекоммуникационном входе 48 В с КПД, превышающим 93%. В данном проекте используется контроллер с активным демпфером UCC2897A, а также цифровой изолятор ISO721 и TPS28225 для управления синхронными выпрямителями. Выходное напряжение может быть установлено в диапазоне от 16 В до 24 В путём изменения номинала одного резистора. Схема построена в стандартном промышленном форм-факторе 1/4.
В проекте источника питания генерируется изолированное выходное напряжение 12 В при мощности 100 Вт из стандартного телекоммуникационного входного напряжения 48 В. UCC2897A управляет однотактным прямоходовым преобразователем с активным демпфером. INA202 и внешним P-канальный полевой транзистор используются для генерирования выхода 12 В/ 4,5 А с ограниченным током из основного выходного напряжения 12 В с прямоходового преобразователя. Максимальный КПД данного источника питания превышает 94%.
В базовом проекте генерируется изолированный выход 3,3 В / 10 А из стандартного входного телекоммуникационного номинального напряжения 48 В. UCC2897A используется для управления топологией с активным демпфером с автономными синхронными выпрямителями. Все электронные компоненты данного проекта умещаются на плату, выполненную в стандартном промышленном форм-факторе 1/8. Максимальное значение КПД превышает 92%.
Базовый проект PMP4320A представляет собой DC/DC-преобразователь с одним выходом и полностью цифровым управлением в стандартном форм-факторе 1/2 на базе UCD3138. Он рассчитан на генерирование выходного тока до 50 А при выходном напряжении 12 В. Для данного преобразователя характерны высокие КПД и значения рабочих характеристик, а также имеется возможность гибкого конфигурирования преобразователя, что идеально подходит для использования его в качестве шинного преобразователя.
В базовом проекте демонстрируется решение полнофункционального цифрового источника питания мощностью 1,2 кВт с тремя шинами выходным напряжений для применения в телекоммуникационных системах. Данный проект поддерживает входное напряжение с диапазоном 36 В – 60 В, и в нём генерируются два выхода 48 В/ 10 А (полномостовая схема) и один выход 5,5 В/ 30 А (схема с активным демпфером). В данном проекта используются синхронные выпрямители, а его КПД при полной нагрузке достигает значения 92%. Данное полнофункциональное цифровое решение включает в себя такие функции, как плавный запуск, секвенсирование напряжений питания при включении / выключении устройства, быстрый отклик на падение входного напряжения, а также такие функции защиты, как защита от повышенного напряжения, повышенного тока, перегрева и отключения при пониженном напряжении. Прочие устройства, такие как LM34927, UCC27324 и UCC27201 используются для генерирования напряжения смещения и управления полевыми транзисторами.
PMP4482 представляет собой базовый проект полнофункционального модуля питания, среди функций которого можно выделить функции защиты от пониженного напряжения/ повышенного напряжения/ повышенного тока на выходе и пониженного входного напряжения. Данный проект генерирует выходное напряжение с диапазоном 0,7 В – 2 В при токе нагрузки до 50 А с использованием TPS40428 и CSD95372. Встроенные датчики температуры и тока позволяют повысить точность и избавиться от необходимости в использовании дискретных компонентов. Данный проект также имеет возможность объединения с другой печатной платой для поддержки тока нагрузки до 120 А путём простого подключения. Данное решение имеет такие функции, как запуск с предварительным смещением, отслеживание, возможность параллельного включения с другим источником питания для увеличения тока нагрузки и интерфейс PMBus для возможности гибкого конфигурирования.
Проект представляет собой миниатюрный изолированный однотактный прямоходовой преобразователь с активным демпфером, предназначенный для применения в телекоммуникационных системах и генерирующий выход 3,3 В/ 14 А с простым непосредственным управлением затвором на вторичной стороне.
Базовый проект PMP4804 имеет выход 3,3 В/ 100 Вт при стандартном телекоммуникационном входе с напряжением 48 В и КПД, превышающем 94%. В данном проекте используются контроллер с активным демпфером UCC2897A и синхронные выпрямители CSD16401Q5A. Данная схема выполнена в стандартном промышленном форм-факторе 1/4.
В базовом проекте PMP4962 генерируется выходное напряжение 5 В при мощности 125 Вт из стандартного входного телекоммуникационного номинального напряжения 48 В при КПД, превышающем 93%. В данном проекте используется контроллер с активным демпфером UCC2897A наряду с автономными синхронными выпрямителями. Выходное напряжение можно регулировать вплоть до 7 В.
Проект источника питания предназначен для использования в качестве основного преобразователя питания для ППВМ семейства Arria GX II от Altera. Благодаря диапазону своего входного напряжения он может поддерживать адаптеры, рассчитанные на напряжение до 20 В. TPS40061 используется для генерирования выхода 12 В/ 7,5 А. TPS54550 используется для генерирования выхода 3,3 В/ 4,5 А.
В базовом проекте PMP5364 генерируется выходное напряжение 5 В при токе 20 А (выходная мощность 100 Вт) из стандартного телекоммуникационного входного напряжения 48 В при КПД до 95%. В данном проекте используется контроллер с активным демпфером UCC2897A наряду с синхронными выпрямителями семейства NexFET от TI. Низкое сопротивление сток-исток в открытом состоянии CSD17301Q5A позволяет снизить потери на проводимость и уменьшить площадь кристалла синхронных выпрямителей. Данная схема выполнена в стандартном промышленном форм-факторе 1/4.
Базовый проект PMP5426 имеет управляемый выход 12 В/ 9 А при стандартном телекоммуникационном входе 48 В с КПД, превышающим 95%. В данном проекте используется контроллер с активным демпфером UCC2897Aс автономно управляемыми синхронными выпрямителями для достижения сверхвысокого КПД.
В базовом проекте PMP5454 генерируется выходное напряжение 3,3 В при мощности 50 Вт (выходной ток 15 А) из стандартного телекоммуникационного входного напряжения 48 В при КПД, превышающем 92%. В данном проекте используется контроллер с активным демпфером UCC2897A наряду с синхронными выпрямителями CSD16414Q5 семейства NexFET от TI. Все компоненты данного проекта умещаются на печатной плате с габаритами 2,3 дюйма x 0,9 дюйма (стандартный промышленный форм-фактор 1/8).
Проект представляет собой высокопроизводительный и высокомощный прямоходовой преобразователь с активным демпфером мощностью 175 В (выход 5 В / 35 А) в максимально компактном исполнении для применения в системах телекоммуникации.
Проект представляет собой четырёхфазный источник питания с выходным током 70 А (максимальное значение выходного тока – 100 А) для питания ядра специализированной микросхемы с высоким током , в котором используются 2 TPS40140 и который предназначен для работы в системе от шины напряжения 12 В.
В базовом проекте PMP5753 генерируется выходное напряжение 5 В при мощности 125 Вт из стандартного входного телекоммуникационного напряжения 48 В при КПД, превышающем 94%. В данном проекте используется контроллер с активным демпфером UCC2897A наряду с автономными синхронными выпрямителями. В синхронных выпрямителях применяется технология NexFET от Texas Instruments, благодаря чему их КПД превышает КПД традиционных полевых транзисторов почти на 2%. Выходное напряжение можно регулировать вплоть до 7 В.
У данного базового проекта имеется выход 3,3 В/ 100 Вт, генерируемый из стандартного телекоммуникационного входа 48 В, а также возможность работы со смещённой нагрузкой. UCC2897A контролирует работу силового каскада с активным демпфером. Управляющий сигнал с синхронных выпрямителей подаётся на вторичную сторону через цифровой изолятор ISO7220. Во время запуска управляющий сигнал подавляется, чтобы стала возможной работа со смещённой нагрузкой. КПД данного проекта превышает 92%, а сам проект выполнен в стандартном форм-факторе 1/4.
PMP6776 – недорогой неизолированный синхронный понижающий источник питания. Дизайн использует синхронные понижающие преобразователи TPS56121 и TPS54620 и понижающие переключатели TPS54425 и TPS54225 для генерирования 7 выходов. Входной диапазон питания 10,8…13,2 В, выходные напряжения 1В @ 6А, 1.5В @ 4А, 1.8В @ 6А, 2В @ 2А, 2.5В @ 8А, 3.3В @ 8А, 1.2В @ 4А.
В базовом проекте PMP6886 генерируется выходное напряжение 2,5 В при токе 5 А из стандартного телекоммуникационного входного напряжения 48 В при КПД свыше 88%. В данном проекте используется контроллер с активным демпфером UCC2897A наряду с синхронными выпрямителями семейства NexFET от TI. Низкие значения зарядов затвора CSD16323Q3 и CSD16406Q3 позволяют управлять ими напрямую с обмоток трансформатора. Данная схема выполнена в стандартном промышленном форм-факторе 1/16. Среди вспомогательных функций данного проекта можно выделить функции дистанционного контроля выхода, защиты от повышенного выходного напряжения, тримминга выходного напряжения и управления активацией работы первичной стороны.
В базовом проекте генерируется выход 1,2 В/ 25 А из стандартного телекоммуникационного входного напряжения 48 В. UCC2897A управляет силовым звеном однотактного прямоходового преобразователя с активным демпфером. Низкие пороговые напряжения отпирания CSD16401Q5 and CSD16325Q5 позволяют использовать данные устройства в качестве автономных синхронных выпрямителей для достижения высокого КПД данного проекта. Данный проект также имеет функции активации, дистанционного контроля и защиты от повышенного выходного напряжения.
С помощью данного базового проекта из стандартного телекоммуникационного входа 48 В генерируется выход 12 В/ 10 А. UCC2897A управляет силовым звеном однотактного прямоходового источника питания с активным демпфером. Высокая эффективность данного дизайна обеспечивается низким уровнем заряда затвора и низким сопротивлением «сток-исток» CSD18531Q5A, использующегося в качестве автономного синхронного выпрямителя. Данный дизайн выполнен в стандартном форм-факторе 1/8 и имеет такие функции, как удалённый мониторинг и защита от повышенного выходного напряжения.
Изолированная понижающая схема, реализованная на базе синхронного понижающего регулятора напряжения LM5017 с широким диапазоном входного напряжения и постоянной длительностью открытия ключа, имеет крайне низкие коэффициенты нестабильности двух изолированных и одного неизолированного выходов. По сравнению с традиционной обратноходовой схемой в данном проекте представлена уменьшенная печатная плата с меньшим общим количеством использованных на ней компонентов и без необходимости в использовании оптопары. Данный проект хорошо подойдёт для применений, в которых требуется организация источника напряжений смещения. Также доступны другие версии данной печатной платы с иным набором выходных напряжений (смотрите проекты PMP7798.2 и PMP7798.3).
В Xilinx выбрали TI для реализации данного решения для питания ППВМ семейства Zynq (а также других аналоговых решений от TI). Вы найдёте схему электрическую принципиальную и перечень элементов для решения, которое использовали в Xilinx в наборах для разработки.
Xilinx выбрала TI в качестве разработчика системы питания для ППВМ семейства Virtex 7 (наряду с другими аналоговыми решениями от TI). В данном проекте Вы найдёте схему электрическую принципиальную и перечень элементов для данного решения системы питания для Xilinx, реализованного на комплектах для разработки.
В системе управления питанием Artix7 используются силовые модули, линейные регуляторы и контроллеры PMBus для обеспечения основным и вспомогательным питанием всех узлов ПЛИС, включая DDR память. Графический интерфейс пользователя позволяет отслеживать напряжения и токи на шинах питания.
Компания Xilinx выбрала TI как поставщика решений питания для Kintex 7 FPGA (наряду с другими аналоговыми решениями от TI). Вы найдете схемы и BOM для решения Xilinx с использованием наборов разработчика.
Решение использует несколько TPS54325 и другие силовые компоненты TI для питания Xilinx Zynq FPGA. Обеспечивается питание всех шин, включая память DDR3, от входного напряжения 12 В.
В базовом проекте генерируется выход 5 В / 20 А из стандартного телекоммуникационного входного напряжения 48 В. UCC2897A управляет силовым звеном однотактного прямоходового преобразователя с активным демпфером. Низкие заряд затвора и сопротивление сток-исток в открытом состоянии CSD17312Q5, используемых в качестве автономных синхронных выпрямителей, позволяют достигать высокого КПД данного проекте. Данный проект выполнен в стандартном промышленном форм-факторе 1/8 и имеет функции активации, дистанционного контроля и защиты от повышенного выходного напряжения.
PMP8571 представляет собой простое в использовании решение питания, в котором применены силовые модули с интегрированными катушками индуктивности, для FPGA Cyclone5 от Altera. В этом проекте использованы TPS84621 и TPS84320, а также TPS51200 для создания 5 шин питания FPGA.
Базовый проект представляет собой решение системы питания для ППВМ семейства Arria V от Altera. В данном решении для облегчения процесса разработки решения системы питания для ППВМ семейства Arria V от Altera используются интегрированные модули дросселей. Также в данном проекте реализована функция секвенсирования питания, необходимая для ППВМ.
В базовом проекте генерируется выход 3,3 В / 12 А из телекоммуникационного входного напряжения с широким диапазоном 18 В – 60 В. UCC2897A управляет силовым звеном однотактного прямоходового преобразователя с активным демпфером. Низкие заряд затвора и сопротивление сток-исток в открытом состоянии CSD17501Q5A и CSD18502Q5B, используемых в качестве автономных синхронных выпрямителей, позволяют данному проекту иметь высокий КПД. Данный проект выполнен на печатной плате со стандартным промышленным типоразмером 1/4 и имеет функции активации, дистанционного контроля шины положительного напряжения питания и выходного тримминга.
Данный базовый проект генерирует выход 12 В/10 А из телекоммуникационного входа широкого диапазона напряжений от 18 до 72 В. UCC2897A управляет силовым каскадом однотактного прямоходового преобразователя с активным демпфером. Благодаря низкому заряду затвора и низкому сопротивлению «сток-исток» CSD18533Q5A, используемого в качестве синхронного выпрямителя, достигается высокая эффективность всего проекта. Данный проект выполнен в стандартном форм-факторе 1/4 и имеет КПД около 95 %.
PMP8877 представляет собой полнофункциональный изолированный DC/DC-модуль питания в форм-факторе 1/8 для применения в сфере телекоммуникаций на базе цифрового контроллера питания UCD3138. В данном базовом проекте для генерирования питания с напряжением 12 В и мощностью 180 В при работе от источника питания с широким диапазоном напряжения 36 В – 72 В применяются управление на вторичной стороне и полномостовая топология питания с жёстким переключением. Среди основных достоинств данного базового проекта можно выделить максимальное значение КПД 94%, быстродействующую систему регулирования с компенсацией скачков входного напряжения, защиту от перегрузки по постоянному току / постоянной мощности, запуск с предварительным смещением, управление с общим током для работы с параллельно подключёнными модулями и поддержка связи с контроллерами по PMBUS. В блоке смещения напряжения питания используется UCC25230, а драйверами затвора, используемыми в данном проекте, являются UCC27524 (для управления полевыми транзисторами с синхронным выпрямлением) и UCC27211 (для управления полевыми транзисторами в полумостовой конфигурации на первичной стороне). Также в данном проекте используется ISO7240 для передачи сигналов через изоляционный барьер.
В проекте PMP8973 генерируется выход 3,3 В/15 А из телекоммуникационного входного напряжения с диапазоном от 18 В до 60 В. UCC2897A управляет силовым звеном однотактного прямоходового преобразователя с активным демпфером. Низкие заряд затвора и сопротивление сток-исток в открытом состоянии CSD16415Q5 и CSD18502Q5B, используемых в качестве синхронных выпрямителей, позволяют достичь высокого КПД данного проекта. Данный проект выполнен в стандартном промышленном форм-факторе 1/8, а его максимальный КПД превышает 92%. В нём также производится удалённое измерение выходного напряжения.
Базовый проект генерирует выход 5 В/ 10 А из стандартного телекоммуникационного постоянного входного напряжения 48 В. UCC2897A управляет силовым звеном однотактного прямоходового преобразователя с активным демпфером. Низкие заряд затвора и сопротивление сток-исток в открытом состоянии CSD17309Q3 и CSD18540Q5B, используемых в качестве автономных синхронных выпрямителей, позволяют КПД данного проекта при максимальной нагрузке достигать 93%. В данном проекте используются исключительно керамические выходные конденсаторы для достижения высокой надёжности, а также компоненты с исключительно поверхностным монтажом. Данный печатная плата имеет стандартный промышленный типоразмер 1/8.
Данный базовый проект генерирует выход 5 В/ 15 А из телекоммуникационного входа с диапазоном от 36 до 75 В. UCC2897A управляет силовым каскадом однотактного прямоходового источника питания с активным демпфером. Низкие заряд затвора и сопротивление сток-исток CSD17501Q5A and CSD18502Q5B, используемые в качестве синхронных выпрямителей, позволяют данному проекту иметь высокий КПД. Проект выполнен в стандартном типоразмере 1/8 и достигает КПД 94 %. В нём использованы компоненты с исключительно поверхностным монтажом, включая керамические выходные конденсаторы.
Базовый проект генерирует выход 28 В/ 5 А из телекоммуникационного входного напряжения с диапазоном от 36 В до 75 В. UCC2897A управляет силовым звеном однотактного прямоходового преобразователя с активным демпфером. Выходное напряжение можно регулировать в диапазоне от 22 В до 32 В. UCC27511 используется для управления синхронными выпрямителями, и его использование позволяет достигать высоких значений КПД. Данный проект выполнен на печатной плате с таким расположением выводов, что он совместим со стандартным типоразмером 1/4, а его КПД достигает значений, превышающих 94 %. В нём использованы компоненты с исключительно поверхностным монтажом, включая керамические выходные конденсаторы.
Рабочий диапазон входного напряжения данной схемы составляет от 50 В до 60 В. Выходное напряжение установлено на уровне 12 В при непрерывном токе 4 А и импульсном токе с максимальной амплитудой 7 А.
Проект PMP9335 предназначен для применения с ППВМ семейства Zynq от Xilinx, и в нём используются TPS84A20 и TPS84320. В данном проекте также используется внешний таймер с целью установления частоты переключения на значение 300 кГц. Кроме того, в данном проекте осуществляется управляемое секвенсирование шин напряжений питания при включении и выключении устройства.
Базовый проект PMP9357 представляет собой полноценное решение питания для FPGA семейства Arria V от Altera. В данном проекте для организации всех необходимых шин питания для FPGA используются несколько синхронных понижающих преобразователей TPS54620, LDO, а также терминирующий регулятор DDR. Для правильного секвенсирования питания используется секвенсер/ монитор питания UCD90120A, которым можно управлять по I2C.
В базовом проекте PMP9365 генерируются все шины, необходимые для питания ППВМ семейства Stratix V от Altera. В данном проекте используются несколько последовательно соединённых модулей LMZ3, LDO и терминирующий регулятор DDR для обеспечения всех необходимых шин для питания ППВМ. В данном проекте также используются два LM3880 для гибкого секвенсирования питания при включении и выключении. В данном проекте используется входное напряжение 12 В.
В базовом проекте PMP9407 генерируются все шины, необходимые для питания мультигигабитных приёмопередатчиков (MGT) в ППВМ Virtex® Ultrascale™ от Xilinx. Данный проект поддерживает входное напряжение 5 В и имеет интерфейс PMBus для мониторинга тока и напряжения, изменения напряжения, управления временами задержек и мониторинга ошибок. В нём используются два TPS544B20 с встроенной функцией измерения тока, наличие которых позволяет избавиться от необходимости в использовании внешнего токочувствительного резистора. Также данный проект соответствует требованиям Xilinx к низкому уровню пульсации выходного напряжения на шинах MGT.
В базовом проекте PMP9408 генерируются все шины, необходимые для питания мультигигабитных приёмопередатчиков (MGT) в ППВМ Virtex® Ultrascale™ от Xilinx. В нём используется интерфейс PMBus для мониторинга тока и напряжения, а также он соответствует требованиям Xilinx к низкому уровню пульсации выходного напряжения. В данном проекте используется входное напряжение 5 В, и он представляет собой бюджетное дискретное решение.
В базовом проекте PMP9444 генерируются все шины, необходимые для питания ППВМ семейства Kintex UltraScale от Xilinx. В нём используются два UCD90120A для гибкого секвенсирования при включении и выключении питания, а также для мониторинга напряжения и тока и определения диапазона допустимых рабочих напряжением по интерфейсу PMBus. В данном проекте используется входное напряжение 12 В.
В базовом проекте PMP9449 генерируются все шины, необходимые для питания ППВМ семейства Arria V GX от Altera. В нём используется TPS38600 для мониторинга входного напряжения и секвенсирования питания при включении. В данном проекте используются бюджетные и малогабаритные дискретные ИС, и он работает от одного напряжения питания 5 В.
В базовом проекте PMP9463 генерируются все шины, необходимые для питания мультигигабитных приёмопередатчиков (MGT) в ППВМ Ultrascale™ Kintex® от Xilinx. В нём используется интерфейс PMBus для мониторинга тока и напряжения, а также он соответствует требованиям Xilinx к низкому уровню пульсации выходного напряжения. В данном проекте используется входное напряжение 5 В, и он представляет с собой бюджетное дискретное решение.
Референс дизайн PMP9475 с входом 12 В обеспечивает все шины питания, необходимые для питания системы Xilinx's Virtex® UltraScale FPGA в компактном, высокоэффективном решении. Этот дизайн использует несколько регуляторов напряжения PMBus Point-Of-Load компании TI для простоты проектирования/ конфигурации и телеметрии критических шин. Дизайн включает UCD90120A для гибкого определения последовательности включения и выключения питания, а также контроля напряжения, тока и допустимых рабочих напряжений через интерфейс PMBus.
В базовом проекте представлена простая и эффективная схема инвертирования напряжения на базе TPS62125 для использования с шинами отрицательного напряжения с низким уровнем энергопотребления, присутствующими, например, в оптических модулях. Данная конфигурация была протестирована, и к данному проекту прилагаются подробный отчёт о результатах тестирований и объяснение принципа работы.
В базовом проекте используется SN65HVD62, и он разработан в соответствии со спецификацией Antenna Interface Standards Group v2.0. В его состав входят два приёмопередатчика, и таким образом он может быть использован или для независимой отладки каналов передатчика или приёмника, или для совместной отладки обоих приёмопередатчиков в системной конфигурации.
Решение для разработки небольших сотовых базовых станций. Оно предоставляет два реальных канала приема, два комплексных канала передачи и общий реальный канал обратной связи. Эта конструкция обладает производительностью больших станций, но при этом имеет небольшие размеры. Текущий дизайн сделан для частотного диапазона до 20 МГц.
Референс дизайн, и связанный с ним код Verilog, может быть исользован в качестве отправной точки для взаимодействия ПЛИС Altera c высокоскоростными LVDS интерфейсами аналого-цифровых и цифро-аналоговых преобразователей.
Данный базовый проект представляет собой руководство для системных разработчиков по схемотехнике и трассировке печатных плат с АЦП с частотами выборок свыше 1 GSPS. Используйте данный базовый проект вместе с технической документацией – последняя всегда является истиной в последней инстанции. Кроме того, базовая печатная плата ADC1xDxxxx(RF)RB делает данный базовый проект максимально полезным. Все исходные файлы проекта для данной базовой платы наряду с условными обозначениями АЦП для CAD/ CAE доступны для скачивания на веб-странице продукта или на странице проектов от TI. В данном документе под АЦП или АЦП с частотой выборок свыше 1 GSPS подразумеваются ADC12D1800RF, ADC12D1600RF, ADC12D1000RF, ADC12D800RF, ADC12D500RF, ADC12D1800, ADC12D1600, ADC12D1000, ADC10D1500, ADC10D1000, ADC12D1600QML и ADC10D1000QML.
TSW308x представляет собой пример проекта решения двухканального широкополосного приёмника-преобразователя «цифровой код – РЧ», который способен генерировать сигналы со смежным РЧ-спектром с полосой частот до 600 МГц. В данном системе представлен базовый пример того, как можно использовать DAC34x8x, интеллектуальный модулятор TRF3705 и LMK0480x для решения данной задачи. Данный базовый отладочный модуль в связке с картой захвата (такой как, например, TSW1400EVM) может быть использован для генерирования случайных сигналов узкополосных и широкополосных РЧ-сигналов. В данном проекте приводятся примеры конфигураций для генерирования тестовых сигналов, удовлетворяющих требованиям стандарта WCDMA.
TSW1265EVM представляет собой пример проекта решения двухканального широкополосного приёмника-преобразователя «РЧ – цифровой код», который способен оцифровывать сигналы со спектром до 125 МГц. В данном системе представлено базовый пример того, как можно использовать ADS4249, LMH6521, LMK0480x и двухканальный смеситель для решения данной задачи. Данный базовый отладочный модуль в связке с картой захвата (такой как, например, TSW1400) может быть использован для захвата и анализа узкополосных и широкополосных сигналов. В данном проекте приводятся инструкции по изменению низких и промежуточных частот в соответствии с требованиями различных применений. TIDA-00073 был реализован с использованием аппаратного обеспечения TSW1265EVM.
Данный проект представляет собой широкополосный базовый проект комплексного приёмника и отладочную платформу, которая идеально подойдёт для использования в качестве приёмника с обратной связью для цифрового предыскажения передатчика. Сигнальная цепь данного отладочного модуля идеально подойдёт для применений с комплексной обратной связью с высокими частотами среднего диапазона и включает в себя комплексный демодулятор, а также двухканальный усилитель с цифровым управлением и переменным коэффициентом усиления (DVGA) LMH6521 и 12-битный двухканальный АЦП ADS5402 с частотой выборок 800 MSPS от TI. Благодаря возможности изменения интегрированных фильтрующих компонентов данную сигнальную цепь можно настроить для широкого ряда диапазонов частот. Данный отладочный модуль также включает в себя фильтр джиттера тактового сигнала LMK04808 c двумя контурами ФАПЧ и интегрированным генератором от TI для организации решения с малошумящим тактовым сигналом. Коэффициент усиления DVGA LMH6521 управляется с помощью графического интерфейса пользователя или посредством высокоскоростного разъёма с помощью ППВМ.
В базовом проекте описывается использование TSW3085EVM с генератором шаблонов TSW3100 для проведения тестовых измерений коэффициента мощности в соседнем канале (Adjacent Channel Power Ratio, ACPR) и величины вектора ошибки (Error Vector Magnitude, EVM) LTE-сигналов основной полосы. Благодаря использованию графического интерфейса пользователя LTE в TSW3100 шаблоны загружаются на TSW3085EVM, который состоит из DAC3482, TRF3705 и LMK04806
Схемы аналоговых интерфейсов, представленные в данном базовом проекте, обычно используются для сопряжения цифро-аналоговых преобразователей (ЦАП) на базе источников тока и квадратурных модуляторов. Несмотря на то, что в данном базовом проекте в качестве примера высокоскоростного ЦАП от TI используется DAC348x, данные схемы с небольшими изменениями могут применяться и для других преобразователей на базе источников тока. DAC348x и аналоговый интерфейс TRF3705 по умолчанию устанавливаются на отладочные модули TSW308xEVM. И DAC348x, и TRF3705 спроектированы с одинаковыми постоянными напряжениями смещения и параметрами размаха переменного тока для обеспечения однородного интерфейса. Также описываются прочие топологии схем для соответствия другим постоянным напряжениям смещения и параметрам размаха переменного тока. Выбрав правильные напряжение смещения и параметры размаха переменного тока, разработчики использовать данные схемы в соответствии с требованиями их применений с целью обеспечения оптимальной работы системы.
В данном базовом проекте демонстрируется способность высокоскоростного усилителя LMH6554 выполнять преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.
В данном базовом проекте демонстрируется способность высокоскоростного THS4509 производить преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.
JESD204B является новейшим веянием в цифровых интерфейсах для преобразователей данных. Данный интерфейс обладает преимуществами высокоскоростной последовательной цифровой технологии, что позволяет добиваться выгоды в виде, например, увеличенной пропускной способности канала. В данном базовом проекте акцент делается на одной из сложностей адаптации данного нового интерфейса: понимание и определение времени задержки связи. В данном примере определяется время задержки связи в системе, содержащей АЦП LM97937 от Texas Instruments и ППВМ семейства Kintex 7 от Xilinx.
С помощью данного проекта возможно точно измерять ток, напряжение и мощность на шине -48 В и передавать эту информацию по интерфейсу, совместимому с I²C. Проект нацелен на применение в телекоммуникациях, так как наиболее распространённое телекоммуникационное оборудование питается отрицательным напряжением. В нём использованы INA226 и ISO1541. INA226 – это токовый шунт и монитор мощности со совместимым с I²C интерфейсом. Данное устройство точно измеряет указанные величины и использует ISO1541 для преобразования отрицательного напряжения в сигналы с опорой на земле. ISO1541– это малопотребляющий двунаправленный изолятор, совместимый с I²C.
TIDA-00324 представляет собой базовый проект источника питания с входным напряжением 12 В и выходом 1,2 В/ 120 А, в котором акцент делается на многофазном контроллере TPS53631 и интеллектуальном звене питания CSD95372BQ5M. Данный базовый проект может быть использован для разработки решения системы питания для ядра ЦП или решения системы питания для DDR4 с целью ускорения процессов разработки и вывода продукции на рынок.
Это решение демонстрирует модификации платы, требуемые для приложений с поддержкой высокой пропускной способности и высокой частоты, использующий текущий источник ЦАП DAC38J84 с модулятором TRF3704. TRF3704 – это модулятор 6 ГГц, поддерживающий широкие диапазоны модуляций. DAC38J84 – это конвертер 2,5 Гвыборок/с, поддерживающий базовый диапазон 600 MГц. Комбинация облегчает работу на частотах и с пропускной способностью, которые ранее были недостижимы для высокопроизводительных систем связи.
Широкополосные РЧ-усилители требуют внешних разделительных конденсаторов и РЧ-дросселя для подачи напряжения смещения на коллектор выходного транзистора. По мере уменьшения рабочей частоты выбор данных компонентов должен изменяться для сохранения требуемого коэффициента усиления и уровня линейности устройства. В данном проекте приводятся рекомендации по изменениям печатной платы для адекватной работы широкополосного РЧ-усилителя наподобие TRF37x73 в диапазоне сверхнизких частот. Для демонстрации эффективности данного проекта в него включены результаты тестирований для сверхнизких (1 МГц – 50 МГц) и средних (20 МГц – 400 МГц) частот во всех диапазонах температуры и напряжения.
Применение методов выравнивания – это эффективный способ компенсирования потерь в канале передачи по последовательному интерфейсу JESD204B в преобразователях данных. В данном базовом проекте использован ADC16DX370, сдвоенный 16-битный аналого-цифровой преобразователь (АЦП) на 370 MSPS, в котором используется метод выравнивания с ослаблением для подготовки последовательных данных для передачи со скоростью 7,4 Гбит/с. У пользователя существует возможность оптимизировать ослабление (DEM) и размах выходного напряжения (VOD) выходного драйвера, чтобы эти параметры канала находились в обратно пропорциональной зависимости. Эксперименты показывают чистый приём сигнала на расстоянии 20 дюймов с использованием материала FR-4.
Растущий спрос на беспроводные сети для обеспечения быстрой передачи данных пользователям увеличивает производительность приемопередающего оборудования для обеспечения достаточной пропускной способности и поддержки крупнейших стандартизированных несущих частот (с агрегацией частот в некоторых случаях), а также достаточную чувствительность приемника и динамический диапазон для работы в присутствии сильных блокирующих сигналов в рабочем окружении.
Это решение от TI описывает подсистему RF-приемника с 16-битным сэмплером, пропускная способность которого превышает 100 МГц, включающую понижающий микшер, цифровой усилитель с переменным коэффициентом усиления (DVGA), высокоскоростной конвейерный аналого-цифровой преобразователь (ADC), гетеродин (LO), RF-синтезатор и тактовый генератор устранения джиттера.
Базовый проект TSW38J84 EVM представляет собой платформу для демонстрации решения двухканального передатчика с интегрированным резонатором. В данном базовом проекте используется устройство 2.5 GSPS DAC38J84 с высококлассными модуляторами: TRF3722 (с интегрированными PLL/ VCO) и TRF3705. TRF3722 и TRF3705 можно объединить для создания двухканального решения, в котором TRF3722 будет выступать в роли локального резонатора (LO) для обоих модуляторов. Интерфейс связи между DAC38J84 и модуляторами, а также методы измерения характеристик совместной работы ЦАП и модуляторов могут варьироваться. Приведённые результаты измерений включают в себя измерения полосы пропускания, выходной точки пересечения третьего порядка, искажения гармоник и подавления частот за пределами полосы пропускания.
Базовый проект представляет собой высокоскоростную аппаратную карту PCIe 3 поколения, предназначенную для использования в качестве удлинителя PCIe-подсистемы. Данная плата предназначена для установки в слот PCIe 3 поколения шириной 16 дорожек между материнской платой и дополнительной картой PCIe 3 поколения. Данный базовый проект предоставляет пользователям вариант использования повторителя DS80PCI810 в своих проектах на базе специализированных микросхем корневого комплекса PCIe и дополнительных карт.
Данный базовый проект позволяет увеличить расстояние передачи данных и снизить потери на передачу по высокоскоростному интерфейсу SAS-3 благодаря настраиваемым функциям эквализации, частотной коррекции и выходного напряжения. Он поддерживает интерфейсы SAS и SATA с диапазоном скорости передачи данных от 1,5 Гбит/с до 12 Гбит/с благодаря наличию интерфейса miniSAS-HD.
Базовый проект представляет собой решение устройства формирования сигнала для коммутаторов стандарта QSFP28 с портами на передней панели с поддержкой двух портов 100GbE, удовлетворяющих требованиям SFF-8431 к 100GbE (CR4/ SR4/ LR4), 40GbE (CR4/ SR4/ LR4) и 10GbE. Данный проект предназначен для использования с оптическими и пассивными / активными медными кабелями. Он является своего рода «удлинителем» между переключающей специализированной микросхемой и портом QSFP28 на передней панели, что часто требуется для наиболее удалённых портов коммутаторов с инфраструктурой «Top-of-Rack» (ToR) или для встраиваемых промежуточных реализаций линейных карт QSFP28. Данный базовый проект предоставляет пользователям гибкость в виде возможности модернизации повторителя DS280BR810 до совместимого по выводам ретаймера DS250DF810.
Данный проект с TPS53355 и дросселем на верхнем слое печатной платы характеризуется высокой удельной мощностью благодаря уменьшению площади печатной платы, что позволяет данному проекту иметь КПД свыше 86% при потерях мощности всего лишь 1,8 Вт и пульсациях выходного напряжения с амплитудой 6 мВ, для чего требуются всего лишь 5 керамических выходных конденсаторов ёмкостью 100 мкФ.
Данная печатная плата позволяет использовать LMH5401 в качестве усилителя с низким коэффициентом усиления или в качестве аттенюатора.
TIDA-00539 содержит два контроллера TPS2378 PD для питания по витой паре нестандартных PoE устройств мощностью до 51 Вт. Используемый контроллер UCC2897A обладает высокой эффективностью и предоставляет отличные переходные характеристики обратноходового преобразователя: 19 В при 2,3 А.
Проект понижающего преобразователя с TPS53515 и дросселем, установленным над МС, позволяет уменьшить площадь печатной платы и имеет КПД свыше 87%, потери мощности 2,6 Вт при токе нагрузки 12 А и уровень пульсаций выходного напряжения 12 мВ, для чего требуется использование всего лишь 10 керамических выходных конденсаторов ёмкостью 22 мкФ каждый. Данный базовый проект источника питания поддерживает входное напряжение 12 В и генерирует выходное напряжение 1,2 В при выходном токе 12 А и частоте переключения 1 МГц.
Проект TIDA-00597 способен генерировать напряжение питания для генератора тактового сигнала с крайне низким уровнем шумов.
TIDA-00617 – Высокоэффективный управляемый обратноходовой преобразователь 5 В при 5 А. Решение основано на POE PD контроллере TPS23751.
В базовом проекте представлена широкополосная система преобразования несбалансированных сигналов в дифференциальные, предназначенная для систем как без фильтрации постоянной составляющей, так и с ней. Данный проект позволяет отладить работу каскады из LMH5401 и LMH6401, а также в нём объясняется принцип работы данной системы.
Проект TIDA-00685 обеспечивает быстрый отклик на скачкообразное изменение нагрузки GPRS-модуля.
Проект TIDA-00716 представляет собой компактное интегрированное решение для FPGA Spartan6 от Xilinx. В данном проекте показывается пример применения TPS650250 в качестве микросхемы по принципу «всё в одном» для организации шин питания Spartan6. Данный проект базируется на семействе Spartan6 LXT, но может быть применён для питания семейства Spartan6 LX. Благодаря управляемому пользователем внешнему секвенсированию, а также наличию независимых сигналов разрешения и внешних резистивных делителей TPS650250 является простым и гибким решением, которое может быть использовано для нескольких семейств Spartan6. Данная микросхема управления питанием имеет диапазон входного напряжения от 3,5 до 5,5 В и может работать от напряжения питания 5 В или от одиночной Li-Ion батареи. Данный проект был испытан и соответствует требованиям промышленных применений (от -40 до 85 °C).
Базовый проект «удлинителя» для USB-порта типа C на передней панели компьютера подключается к интегрированным разъёмам USB3.0 на материнской плате и осуществляет обработку высокоскоростных и сверхскоростных сигналов для последующей их передачи на удалённый USB-разъём типа C на передней панели компьютера. Данный модуль позволяет добавить на материнскую плату два полнофункциональных USB-разъёма типа C вместо одно интегрированного USB-разъёма.
В базовом проекте рассматривается использование и работа сверхширокополосного высокоскоростного усилителя LMH3401 с постоянным коэффициентом усиления с целью управления высокоскоростным аналого-цифровым преобразователем (АЦП) ADS54J60. В данном проекте рассматриваются и измеряются различные варианты синфазных напряжений, напряжений питания и интерфейсов, в том числе передача сигнала с фильтрацией постоянной составляющей и без неё, благодаря чему данный проект удовлетворяет требованиям ряда применений.
Референс-дизайн TIDA-00892 - это компактное решение, способное обеспечить изоляцию цепей питания DC и сигнальных цепей интерфейса RS-485. Дизайн содержит усиленный цифровой изолятор с интегрированным питанием в комбинации с коммуникационным трансивером RS-485.
Архитектура с РЧ-дискретизацией представляет собой альтернативу традиционной супергетеродинной архитектуре. Аналого-цифровой преобразователь (АЦП) с РЧ-дискретизацией работает с высокой частотой выборок, преобразуя сигналы непосредственно из радиочастотных (РЧ) в цифровые. Благодаря высокой частоте выборок данная архитектура с РЧ-дискретизацией поддерживает крайне широкие полосы пропускания сигналов. Увеличение полосы пропускания позволяет увеличить ёмкость системы, что в свою очередь позволяет добиться более быстрой передачи данных или бо?льших возможностей по доступу пользователей.
В данном базовом проекте используется ADC32RF45, который представляет собой 14-битный АЦП с частотой выборок до 3 GSPS. Максимальная полоса пропускания сигналов определяется значением частоты выборок АЦП, делённым на два. В данном базовом проекте полоса пропускания сигналов превышает 1 ГГц. Максимальное значение входной частоты определяется входной полосой пропускания входных буферов АЦП и входных трансформаторов. Данный базовый проект позволяет непосредственно принимать РЧ-сигналы с частотой несущей до 4 ГГц, что позволяет использовать данный проект в системах всех ключевых диапазонах связи, а также в радарных системах S-диапазона. Данный проект включает в себя оптимизированное решение системы тактирования для сохранения последовательного интерфейса JESD204B и достижения высочайшего с=отношения «сигнал-шум» (ОСШ).
Приёмник с РЧ-дискретизацией захватывает сигналы непосредственно в радиочастотном (РЧ) диапазоне. При работе в нескольких диапазонах требуемые сигналы не являются сверхширокополосными, однако они расположены далеко друг относительно друга в пределах всего спектра. Данный базовый проект захватывает сигналы в разных РЧ-диапазонах и преобразует их в сигналы основной полосы в цифровом виде.
В данном базовом проекте демонстрируется работа двухканального 14-битного приёмника ADC32RF80 со скоростью передачи данных 3 Гбит/с с РЧ-дискретизацией для использования в телекоммуникационных системах. В данном устройстве на каждом канале используются два цифровых преобразователя с понижением частоты (digital down converter, DDC). Данные DDC имеют коэффициенты децимации от 8 до 32 и включают в себя 16-битный генератор с численным управлением для преобразования принятого сигнала в сигнал основной полосы. Благодаря высокой частоте выборок ADC32RF80 данный базовый проект способен захватывать сигналы в большей части РЧ-спектра, в котором присутствуют сигналы из разных диапазонов и потенциальные нежелательные помехи. DDC выступает в качестве независимого смесителя сигналов из различных диапазонов и генерирует сигнал основной полосы. Децимация позволяет уменьшить скорость передачи выходного сигнала, а также произвести цифровую фильтрацию требуемого диапазона частот для подавления помех и увеличения отношения «сигнал-шум». Данная функция является критически важной для телекоммуникационных приёмников высокого класса, в которых требуется наличие широкого динамического диапазона.
Для корректного отображения условий поставки определите Ваш город. Начните вводить наименование населенного пункта и выберите нужный вариант из выпадающего списка
