Терраэлектроника

DAC Sample and Hold Glitch Reduction Reference Design (TIPD142)

DAC R-2R architectures display great performance in regards to noise and accuracy, but at a cost of large glitch area. This design focuses on the reduction of major-carry glitches that occur from code specific transitions in DAC R-2R architectures. This design reduces this glitch area, making it suitable for glitch-sensitive applications such as waveform generation.

Возможности

18-bit, 0-5 V output R-2R DAC with S&H Glitch Reduction Circuitry <0.015 %FSR total unadjusted error <2 LSB INL

Файлы

Схемы и диаграммы

Быстро получите общее представление о схемотехнике решения

Печатные платы и ПО

Ускорьте разработку по готовому дизайну

Спецификация (BOM)

Загрузите полный список требуемых компонентов.

DAC Sample and Hold Glitch Reduction Reference Design TIPD142

Возможность заказа

Покупка BOM TIPD142

Вы будете перенаправлены на страницу выбора предложений по позициям, входящим в состав типового решения TIPD142

Покупка печатной платы для TIPD142

Цена: 2881 r
от 3 шт. 1494 q
от 5 шт. 1249 q

Заметили ошибку в работе сайта?
Скажите нам об этом