Ваш город: Москва
+7 (495) 221-78-04
+7 (812) 327-327-1
Терраэлектроника

JESD204B Link Latency Design Using a High Speed ADC (TIDA-00153)

JESD204B links are the latest trend in data-converter digital interfaces. These links take advantage of high-speed serial-digital technology to offer many compelling benefits including improved channel densities. This reference design addresses one of the challenges of adopting the new interface: understanding and designing the link latency. An example achieves deterministic latency and determines the link latency of a system containing the Texas Instruments LM97937 ADC and Xilinx Kintex 7 FPGA.

Возможности

Guarantee deterministic latency across the JESD204B link Understand the tradeoff between link latency and tolerance to link delay variation Use a formulaic and procedure-based approach to design the link latency Implement a JESD204B link using Texas Instruments' ADC16DX370 or LM97937 ADC and a Xilinx Kintex 7 FPGA

Файлы

Схемы и диаграммы

Быстро получите общее представление о схемотехнике решения

Тесты и симуляция

Протестируйте плату по готовым тестам

Печатные платы и ПО

Ускорьте разработку по готовому дизайну

Спецификация (BOM)

Загрузите полный список требуемых компонентов.

JESD204B Link Latency Design Using a High Speed ADC TIDA-00153

Заметили ошибку в работе сайта?
Скажите нам об этом