Микросхемы ПЛИС (FPGA) различных производителей отличаются архитектурой. Среди ведущих производителей можно отметить Silego, Lattice Semiconductor, Xilinx, Microsemi и Achronix. Компания Silego предлагает ПЛИС со смешанными сигналами. FPGA от Lattice Semiconductor известны своими компактными габаритами и ультранизкими потреблением. В частности микросхемы iCE40UP3K предназначены для мобильных приложений, например, для смартфонов, планшетов и других портативных устройств.
Компания Microsemi выпускает ПЛИС SmartFusion2 со встроенным процессором ARM Cortex-M3. FPGA от Altera и Xilinx отличаются большой емкостью и высокой производительностью. FPGA от Achronix Semiconductor работают на частотах до несколько гигагерц, потребляя при этом относительно небольшую мощность. Встраиваемые eFPGA Speedcore от Achronix повышают пропускную способность в 10 раз, а также снижают энергопотребление на 50% и стоимость на 90%.
FPGA от Silego
Недавно компания Silego анонсировала выпуск нового поколения микросхем GPAK5 – компактных ПЛИС со смешанными сигналами. Семейство GPAK5 включает ряд новых и улучшенных блоков, в том числе асинхронный конечный автомат с нулевым статическим потреблением (ASM), быстродействующую scratchpad-память (scratchpad memory), блок I2C-контроллера (рис. 1). Эти новые блоки, а также другие цифровые и аналоговые модули, хорошо знакомые по предыдущим поколениям GPAK, интегрированы в миниатюрном 20-контактном корпусе STQFN размером 2,0 x 3,0 мм с 18 универсальными входами/ выходами (GPIO).
Рис. 1. GPAK5 – крошечная FPGA со встроенным блоком ASM и I2C-контроллером
FPGA от Lattice Semiconductor
ПЛИС из семейства iCE40 Ultra Plus имеют интегрированные SPI- и I2C-контроллеры, используемые для виртуального взаимодействия со всеми мобильными датчиками и процессорами системы. В составе iCE40UP3K присутствует до 2800 блоков LUT (таблицы поиска, lookup-tables), программируемые порты ввода-вывода, которые можно использовать для SPI, I2C или GPIO, 20 встроенных блоков ОЗУ, тактовые генераторы и четыре блока цифровой обработки сигналов (DSP).
Микросхемы iCE40UP выпускаются в миниатюрном корпусе размером 2,15 х 2,55 мм. Это позволяет использовать их даже в самых компактных устройствах. Среди типовых приложений для iCE40 можно отметить расширители портов ввода-вывода, схемы сдвига уровня, системы распознавания голоса в мобильных устройствах и т.д.
Основными особенностями iCE40UP являются:
- двухдоменная логическая архитектура;
- технология производства 40 нм с низким энергопотреблением;
- потребление 100 мкА ток в режиме ожидания;
- однопортовая SRAM объемом 1024 КБ;
- поддержка интерфейса I3C;
- два SPI-интерфейса;
- специализированные порты для питания RGB-светодиодов с выходным током до 24 мА;
- компактный размер 2,15 х 2,55 мм;
- встроенные DSP-ядра;
- корпусные исполнения WLCS и QFN.
FPGA от Microsemi
ПЛИС SmartFusion2 представляют собой SoC-микросхемы (системы на кристалле), которые объединяют от 5000 до 150 000 логических элементов (LE), процессор ARM Cortex-M3 с рабочей частотой 166 МГц, быстродействующую память ETM, кэш команд, оперативную память eSRAM, энергонезависимую память eNVM, а также богатый набор периферии, в том числе CAN, TSE и USB.
ПЛИС из семейства SmartFusion2 имеют следующие отличительные особенности:
- до 16 скоростных приемопередатчиков;
- PCIe второго поколения, XAUI / XGXS +, универсальный (EPCS) режим на 3.2G;
- до 150 000 LE, 5 Мбит SRAM, 4 Мбит eNVM;
- аппаратные контроллеры DDR2/ 3 с пропускной способностью 667 Мбит/с;
- интегрированные блоки цифровой обработки данных (DSP);
- типовое потребление в режиме ожидания 7 мВт;
- DPA, AES256, SHA256;
- функция проверки целостности данных энергонезависимой памяти (NVM);
- память eSRAM и мосты DDR с SEU-защитой (single event upset).
Рис. 2. Архитектура SmartFusion2 SoC FPGA
FPGA от Achronix
В настоящее время складывается ситуация, когда дата-центры не успевают за экспоненциальным ростом объема обрабатываемых данных, меняющимися требованиями безопасности и виртуализацией программного обеспечения. Традиционные многоядерные процессоры и SoC нуждаются в программируемых аппаратных ускорителях, которые выполняют предварительную обработку и распаковку данных, тем самым повышая производительность вычислений.
Считается, что в 2018 году централизация в сфере обработки данных достигла своего предела. В дальнейшем ситуация будет меняться. Сейчас только 10 процентов данных создается и обрабатывается вне центров обработки. Согласно прогнозу аналитического агентства Gartner эта цифра достигнет 50 процентов к 2022 году. Подобные изменения обусловлены развитием технологий беспроводной связи, например, 5G, и появлению новой волны вычислительных систем, ориентированных на потребности конкретных приложений.
Современные устройства Интернета вещей (Internet of Things, IoT) генерируют небольшие объемы информации, которые можно без проблем собрать и обработать в больших дата-центрах. Однако возможности IoT-устройств постоянно возрастают и в дальнейшем они смогут самостоятельно обрабатывать увеличивающийся поток информации. Это в свою очередь приведет к тому, что доля вычислений, выполняемых в централизованных дата-центрах, уменьшится. Ярким примером аналогичных тенденций становится автомобильный сегмент.
С учетом всего вышесказанного, встраиваемые ПЛИС (eFPGA), например, Speedcore от Achronix являются оптимальным решением для приложений, работающих с большими объемами данных. eFPGA способны обеспечить целый ряд значительных преимуществ, в том числе снижение энергопотребления, снижение стоимости, повышение надежности и производительности системы. Среди достоинств Speedcore от Achronix также следует отметить гибкость при производстве и наличие надежных и проверенных инструментов проектирования. eFPGA Speedcore являются актуальными как для автономных, так и для сетевых вычислительных систем.
Для работы со Speedcore eFPGA используются надежные и проверенные средства проектирования ACE от Achronix. На начальном этапе проектирования ASIC на базе Speedcore необходимо определиться с оптимальным размером матрицы, энергопотреблением и конфигурацией ресурсов с учетом требований, конечного приложения. На этом шаге происходит выбор числа LUT, количество блоков встроенной памяти и блоков DSP, а также прорабатывается подключение портов ввода-вывода. При этом у пользователя есть возможность найти оптимальный компромисс между потреблением и производительностью.
Achronix предоставляет GDS II Speedcore IP для интеграции непосредственно в SoC и специальную полнофункциональную версию программы ACE для проектирования, проверки и программирования eFPGA Speedcore.
IP-ядра Speedcore eFPGA в первую очередь интересны для заказчиков, разрабатывающих высокопроизводительные вычислительные системы. В подобных системах внедрение FPGA IP позволяет освободить центральный процессор от рутинных операций, что обеспечивает огромный прирост производительности. Начало поставок eFPGA IP от Achronix является отличной новостью для рынка, с учетом огромного спроса на высокопроизводительные решения.
Speedcore eFPGA – это встраиваемое IP-ядро. У такого ядра нет собственных портов ввода-вывода. При необходимости конечный разработчик ASIC добавляет их самостоятельно.
Рис. 3. SpeedCore eFPGA
Отметим основные преимущества Speedcore.
Speedcore – оптимальный аппаратный ускоритель. ПЛИС являются оптимальным решением для создания аппаратного ускорителя. Дело в том, что функции, выполняемые ускорителем, могут изменяться, а ПЛИС позволяют без проблем эти изменения реализовывать без необходимости физического производства новых микросхем. eFPGA актуальны для приложений с низким и средним объемом выпуска. Кроме того, в ряде случаев Speedcore может стать оптимальным решением и для крупносерийных приложений.
Низкое потребление. Встраиваемое ядро Speedcore напрямую подключается к другим IP-блокам, входящим в состав SoC или ASIC. Таким образом, отпадает необходимость в использовании громоздких и «прожорливых» согласующих буферов ввода-вывода, которые являются незаменимыми элементами для традиционных ПЛИС. Как показывают исследования, на долю программируемых буферов ввода-вывода приходится почти половина всего потребления ПЛИС.
Speedcore является гибким и универсальным решением, которое точно соответствует требованиям конечного приложения. Заказчик может самостоятельно выбирать технологию производства для достижения оптимального компромисса между производительностью и потреблением.
Высокая пропускная способность каналов обмена данными. Пропускная способность при обмене данными со Speedcore оказывается значительно выше, чем у автономных ПЛИС. Если ядро Speedcore напрямую подключается к сверхширокой параллельной шине ASIC, то автономные FPGA обычно требуют дополнительного сериализатора/ десериализатора (SerDes), который имеет относительно высокое значение задержки.
Низкая стоимость системы. Размер кристалла Speedcore оказывается намного меньше, чем у автономных ПЛИС. Как уже было сказано ранее, для подключения Speedcore к другим IP-блокам ASIC или SoС не требуются буферы ввода-вывода, при том что именно эти схемы занимают огромную площадь на кристалле. В то же время обычные FPGA нуждаются в большом количестве выводов для связи с внешним миром.
Кроме того, ядра Speedcore не требуют вспомогательных компонентов, например, регуляторов напряжения, тактовых генераторов, преобразователей уровня, пассивных компонентов и т. д.
Повышенная надежность. Интеграция eFPGA в ASIC обеспечивает повышение надежности при передаче сигналов на уровне системы. Это достаточно очевидно, так как передача сигнала происходит внутри одной микросхемы, а не между разными микросхемами, как, например, при совместной работе процессора и отдельной ПЛИС.
Рис. 4. Пример интеграции IP-ядра Speedcore
Гибкость при выборе технологии производства. Ядра Speedcore строятся по модульному принципу, что позволяет им гибко подстраиваться под требования заказчиков. При этом Achronix оперативно создает требуемую конфигурацию.
Кроме того, модульная архитектура позволяет Achronix без особых проблем создавать реализации Speedcore с учетом выбранных технологий производства кристаллов и микросхем. В настоящее время созданы ядра Speedcore для производства по топологическим нормам 16 нм (компания TSMC 16FF +). Версия для технологии 7 нм находится в разработке.
Наличие средств разработки и отладки. Среда проектирования ACE от компании Achronix предоставляет один пример реализации Speedcore, который пользователи могут встраивать в свои проекты. Благодаря этому у разработчиков появляется возможность оценить уровень производительности Speedcore, эффективность использования ресурсов и время, необходимое на компиляцию.
Кроме того, Achronix предоставляет полный пакет документации с описанием функционала Speedcore и методиками интеграции Speedcore в ASIC.
Физическая интеграция в ASIC клиента. Speedcore eFPGA поставляется в виде стандартного IP-блока с фиксированной топологией, который наравне с другими IP-блоками интегрируется в проект ASIC. Для компиляции проекта используются Synopsys Design Compiler и IC Compiler. При этом пользователю предоставляются следующие функции и возможности:
- определение логических связей с помощью языка Verilog;
- библиотека времени Liberty;
- определение физического размещения функциональных блоков, выводов и металлизации на кристалле;
- база данных GDS/ Oasis.
FPGA от Xilinx
Микросхемы ПЛИС от Xilinx предлагают широкий набор блоков с улучшенным функционалом, например, DSP со встроенными умножителями 27 х 18 бит и двойными сумматорами обеспечивают значительный скачок производительности при выполнении вычислений с плавающей запятой в соответствии со стандартом IEEE 754.
Кроме того, ПЛИС от Xilinx характеризуются широкой полосой пропускания портов ввода-вывода, минимальной задержкой распространения сигналов в специализированных блоках 100G Ethernet с RS-FEC, 150G Interlaken и PCIe четвертого поколения, независимым статическим и динамическим управлением питания различных функциональных блоков, что обеспечивает значительную экономию энергии.
Среди дополнительных особенностей и функций нового поколения ПЛИС от Xilinx можно отметить: систему защиты данных следующего поколения с продвинутым алгоритмом AES-шифрования и аутентификации битового потока; обфускацию и защищенное программирование; внедрение памяти DDR4 с пропускной способностью до 2666 Мбит; технологию Ultra-RAM, обеспечивающую увеличение объема встроенного ОЗУ; инновационную технологию оптимизации IP-соединений, обеспечивающую дополнительное повышение удельной производительности на 20-30% (на каждый ватт потребляемой мощности); технологию MPSoC, использующую аппаратные и программные IP-блоки для выполнения функций управления, обработки (видео, звука и т. д.) и безопасности в реальном времени.
FPGA от Altera
Архитектура HyperFlex и 14-нм технологический процесс от Intel позволяют FPGA и SoC семейства Stratix 10 обеспечивать столь высокие уровни производительности и энергоэффективности, о которых нельзя было даже мечтать при работе с высокопроизводительными FPGA предыдущего поколения. Производительность ядра нового поколения ПЛИС оказывается вдвое выше, чем у FPGA предыдущего поколения Stratix V. При этом емкость Stratix 10 была увеличена в пять раз.
Потребление новых ПЛИС было снижено на 70 % по сравнению с FPGA Stratix V. В распоряжении пользователей остались привычные блоки: высокопроизводительная логика, память, DSP с рабочей частотой до 1 ГГц, четырехъядерный 64-разрядный аппаратный процессор ARM Cortex-A53 (в вариантах SoC). Без изменения также остались инструменты проектирования ПЛИС, в том числе Intel Quartus Prime.
Главной особенностью архитектуры Intel HyperFlex FPGA является дизайн регистров (рис. 5). Для каждого сегмента маршрутизации в ядре FPGA и на всех входах функциональных блоков были добавлены обходные гиперрегистры (bypassable hyper-registers). На рис. 5 показан пример расположения обходного гиперрегистра. Входной сигнал может попасть на мультиплексор напрямую, а может сначала пройти через обходной регистр. Мультиплексор управляется одним битом памяти конфигурации FPGA (CRAM).
Рис. 5. Обходной гиперрегистр
FPGA семейства Stratix 10, а также SoC с их участием, могут иметь в своем составе гетерогенные 3D-модули SIP (system-in-package), память с максимальной пропускной способностью, двухрежимный приемопередатчик с пропускной способностью 56 Гбит/ с PAM-4 и 30 Гбит/ с NRZ.
Новые FPGA обладают рекордной емкостью до 5,5 миллионов логических ячеек (LE), производительностью до 10 тераопераций с плавающей запятой в секунду (IEEE 754), защищенным диспетчером устройств с самыми широкими возможностями обеспечения безопасности, четырехъядерным 64-разрядным аппаратным процессором ARM Cortex-A53 с тактовой частотой до 1,5 ГГц, а также оптимизированной системой питания Intel Enpirion.
Рис. 6. Архитектура регистров Hyperflex
Устройства Stratix 10 являются идеальным вариантом для построения сверхпроизводительных систем следующего поколения для самых различных областей и рынков, включая проводную и беспроводную связь, вычислительные системы, системы хранения данных, военную технику, средства теле- и радиовещания, медицинское оборудование, а также измерительную технику.
