Терраэлектроника

Open3S250E Package A, Waveshare Electronics Ltd.

Open3S250E Package A – отладочная плата, разработанная дляXilinx FPGA ПЛИС серии Spartan-3E XC3S250E. На плате имеется широкий набор стандартных интерфейсов для различных модулей расширения. Отладочная плата состоит из материнской платы DVK601 и модуля ПЛИС Core3S250E. Модульность и открытый дизайн делают Open3S250E Package A идеальным средством для начала разработки приложений на основе ПЛИС Xilinx семейства Spartan-3E.

отладочная плата Open3S250E Package A

Рис. 1. Материнская плата DVK601 отладочного средства Open3S250E Package A

Отличительные особенности:

  • Материнская плата DVK601:
    1. разъем для подключения модуля FPGA (CPLD) ПЛИС,
    2. 8I/O_1 интерфейс для подключения модулей расширения,
    3. 8I/O_2 интерфейс для подключения модулей расширения,
    4. 8I/O_3 интерфейс для подключения модулей расширения,
    5. 8I/O_4 интерфейс для подключения модулей расширения,
    6. 16I/O_1 интерфейс для подключения модулей расширения,
    7. 16I/O_2 интерфейс для подключения модулей расширения,
    8. 32I/O_1 интерфейс для подключения модулей расширения,
    9. 32 I/O_2 интерфейс для подключения модулей расширения.
      Указанные выше I/O интерфейсы могут быть настроены как USART, I2C, SPI, PS/2 и др.  и управлять такими устройствами, как FRAM, FLASH, USB, Ethernet и т.д.
    10. разъем расширения FPGA:
      • выводы ПЛИС доступны на разъеме,
      • возможно подключение платы расширения SDRAM;
    11. Интерфейс LCD для подключения ЖКИ LCD22, LCD12864, LCD1602;
    12. Интерфейс 1-Wire для подключения изделий в корпусе TO-92, например, температурный датчик DS18B20 и др.;
    13. Зуммер;
    14. Пятипозиционный джойстик;
    15. Потенциометр для регулировки задней подсветки LCD22 или контрастности LCD12864, LCD1602;
    16. Джампер зуммера;
    17. Джампер джойстика;
    18. Джампер интерфейса 1-Wire.

      Для джамперов 16-18:
      Джамперы устанавливаются для использования с демонстрационными программами; для коммутации Open3S250E Package A с выводами платы пользователя джамперы должны быть сняты.

DVK601 поддерживает широкий набор мезонинных модулей, однако для некоторых модулей ряд интерфейсов может оказаться не подключенным, что необходимо учитывать в работе.

  • Модуль Core3S250E
    Модуль ПЛИС Core3S250E

    Рис. 2 Модуль ПЛИС Core3S250E

    1. XC3S250E: XILINX Spartan-3E FPGA:
      • рабочая частота: 50MHz,
      • рабочее напряжение: 1.15 V~3.3 V,
      • корпус: QFP144,
      • количество I/O: 80,
      • LEs: 250K,
      • RAM: 216kb,
      • DCMs: 4,
      • отладка/ программирование: поддержка JTAG;
    2. Стабилизатор напряжения AMS1117-3.3, 3.3 V;
    3. Стабилизатор напряжения AMS1117-2.5, 2.5 V;
    4. Стабилизатор напряжения AMS1117-1.2, 1.2 V;
    5. CF02S - последовательная FLASH память для хранения кодов;
    6. Индикатор питания;
    7. Светодиоды;
    8. Индикатор инициализации FPGA;
    9. Кнопка Сброса;
    10. Кнопка nCONFIG: для повторного конфигурирования микросхемы FPGA, эквивалент сброса питания;
    11. Выключатель питания;
    12. Кварцевый генератор 50 M;
    13. Разъем 5 V DC;
    14. JTAG интерфейс: для отладки/ программирования;
    15. Выводы расширения FPGA, VCC, GNDи всех портов  I/O;
    16. Джамперы светодиодов.

Отладочная плата Open3S250E Package A поставляется с различными демонстрационными примерами (Таблица 1) для периферии и позволяет пользователю быстро начать разработку собственного приложения.

Таблица 1

Peripheral

Description

Interface

Verilog

VHDL

AT24CXX

EEPROM

I2C

Y

Y

FM24CXX

FRAM

I2C

Y

Y

AT45DBXX

DATAFLASH

SPI

Y

 

PCF8563

RTC

I2C

Y

 

PCF8591

4xAD, 1xDA

I2C

Y

 

DS18B20

Temperature sensor

1-WIRE

Y

 

SP3232

Serial communication

UART

Y

Y

SP3485

Serial communication

UART

Y

Y

PL2303

USB TO UART

UART

Y

Y

CY7C68013A

USB DEVICE

I/Os

 

Y

Buzzer

Sound device

1I/O (PWM)

Y

Y

PS/2 keyboard

Input device

PS/2

Y

Y

Single buttons

Input device

----

Y

Y

4x4 keypad

Input device

8I/Os

Y

Y

Joystick

Input device

5I/Os

Y

Y

LED

Display device

----

Y

Y

8 SEG LED

Display device

13I/Os

Y

Y

VGA monitor

Display device

VGA

Y

Y

Character LCD

Display device

11I/Os

Y

Y

Graphic LCD

Display device

11I/Os

Y

Y

Для программирования и отладки на плату интегрирован интерфейс JTAG (Таблица 2).

Таблица 2

Pin

Signal Name

Description

1

GND

Signal ground

2

VCC(TRGT)

Target power supply

3

GND

Signal ground

4

TMS

JTAG state machine control

5

GND

Signal ground

6

TCK

Clock signal

7

GND

Signal ground

8

TDO

Data from device

9

GND

Signal ground

10

TDI

Data to device

11

GND

Signal ground

12

NC

 

13

GND

Signal ground

14

NC

 

15

GND

Signal ground

 

Разъем интерфейса JTAG отладочной платы Open3S250E Package A

Рис. 3. Разъем интерфейса JTAG отладочной платы Open3S250E Package A

Open3S250E Package A поставляется с CD диском, на котором  имеются:

  • User Guide
  • Среда разработки Xilinx ISE 12
  • Демокоды (Verilog, VHDL)
  • Схема в формате pdf
  • Документация для разработчика

Комплектация:

  1. Open3S250E development board x 1;
  2. 4-pin wire x 2;
  3. 2-pin wire x 2;
  4. USB кабель питания x 1;
  5. User guide CD x 1.

Open3S250E Package A, Waveshare Electronics Ltd.

Параметры Open3S250E Package A

НаименованиеOpen3S250E Package A
ПроизводительWaveshare Electronics Ltd. (WAVESHAR)
Артикул1292305
Тип инструмента
Производитель ПЛИС
Семейство ПЛИС
Ядро
НА СКЛАДЕ
Цена (включая НДС)
4997,00 руб
от 2 шт. 4587,00 руб
Наличие на складе
4 шт.
поиск по складам

Заметили ошибку в работе сайта?
Скажите нам об этом