Тестер беспроводных сетей

Описание:

В базовом проекте PMP10555 генерируются все шины, необходимые для питания ППВМ/ систем на кристалле (SoC) семейства Ultrascale® от Xilinx®, выполненных по техпроцессу 16 нм, в составе мобильных базовых радиостанций. В данном проекте используются понижающий преобразователь с интерфейсом PMBus, выходным током 20 А и интегрированным полевым транзистором для питания ядра и две ИС понижающих регуляторов напряжения с несколькими выходами для генерирования остальных требуемых шин напряжений питания ППВМ. В состав данного проекта также входят два LM3880, предназначенные для гибкого секвенсирования напряжений питания при включении и выключении устройства. В данном проекте используется входное напряжение 12 В.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Генерирует все шины, необходимые для питания ППВМ семейства Virtex® Ultrascale® от Xilinx® в составе мобильных базовых радиостанций
  • Проект оптимизирован для поддержки входного напряжения 12 В
  • Интерфейс PMBUS для отслеживания выходных напряжения и тока на шине питания ядра
  • Интегрированное секвенсирование при включении и выключении
  • Возможность изменения напряжения на шине питания ядра

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
В проекте PMP10861 для изолированного преобразования входного напряжения 24 В в выход 12 В / 3,4 А используется однотактный прямоходовой преобразователь с активным демпфером. Данная печатная плата имеет интегрированные функции защиты от включения с обратной полярностью, повышенного выходного тока и повышенного выходного напряжения, а также интегрированную схему ограничения пускового входного тока. Данный преобразователь характеризуется широким диапазоном входного напряжения (от 9 В до 36 В) и максимальным значением КПД, превышающим 89,5% при входном напряжении 24 В. Нагрев всех компонентов при полной нагрузке составляет менее 30°C.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Однотактный прямоходовой преобразователь с активным демпфером с входным напряжением 24 В и выходом 12 В / 3,4 А
  • Диапазон входного напряжения от 9 В до 36 В
  • Интегрированные функции защиты от включения с обратной полярностью, повышенного выходного тока и повышенного выходного напряжения
  • Максимальное значение КПД 89,5% при входном напряжении 24 В
  • К данному проекту прилагается отчёт о результатах тестирований

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

PMP11064 представляет собой базовый проект AC/DC-источника питания с высоким КПД, универсальным диапазоном переменного входного напряжения и выходом 20 В / 20 А. Для обеспечения основного выхода 20 В / 20 А используются ККМ в переходном режиме с чередованием фаз и последовательный резонансный LLC-преобразователь. Для генерирования вспомогательного выхода используется обратноходовой преобразователь с управлением на первичной стороне и контроллером с интегрированным полевым транзистором. При переменном входном напряжении низкого уровня и полной нагрузке КПД данного проекта достигает значения 91,2%. При переменном входном напряжении высокого уровня и полной нагрузке КПД данного проекта достигает значения 93,1%.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Источник питания мощностью 400 Вт с ККМ в переходном режиме с чередованием фаз и последовательным резонансным LLC-преобразователем
  • КПД 91,2% при переменном входном напряжении 120 В с частотой 60 Гц и полной нагрузке
  • КПД 93,1% при переменном входном напряжении 230 В с частотой 50 Гц и полной нагрузке
  • Габариты печатной платы 100 мм x 200 мм
  • К данному проекту прилагается отчёт о результате тестирований
  • Возможность организации задержки с временем более 20 мс

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

PMP11282 представляет собой базовый проект AC/DC-источника питания с высоким КПД, универсальным диапазоном переменного входного напряжения и выходом 24 В/ 17 А. Для обеспечения основного выхода 24 В/ 17 А используются ККМ в переходном режиме с чередованием фаз и последовательный резонансный LLC-преобразователь. В качестве вспомогательного источника питания используется обратноходовой преобразователь с управлением на первичной стороне и контроллером с интегрированным полевым транзистором. При переменном входном напряжении низкого уровня и полной нагрузке КПД данного проекта достигает значения 91,98%. При переменном входном напряжении высокого уровня и полной нагрузке КПД данного проекта достигает значения 94,61%.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Источник питания мощностью 410 Вт с ККМ в переходном режиме с чередованием фаз и последовательным резонансным LLC-преобразователем
  • КПД 91,98% при переменном входном напряжении 120 В с частотой 60 Гц и полной нагрузке
  • КПД 94,61% при переменном входном напряжении 230 В с частотой 50 Гц и полной нагрузке
  • Габариты печатной платы 125 мм x 225 мм
  • К данному проекту прилагается отчёт о результатах тестирований
  • К данному проекту прилагается отчёт о результатах тестирований на наведённые ЭМП

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Эта схема реализует горячую замену с использованием контроллера горячей замены с ограничением мощности TPS2490 и двумя 30-вольтными NexFET CSD17570Q5B. Система может использоваться в серверах безопасности для подключения линейных карт во время работы системы. Постоянный ток запуска, контролируемый dV/dt управлением, поддерживает пусковые токи 1 А и 2 А. Схема может быть размещена на линейной карте. Входное напряжение 12 В, ток 60 А.

 

Возможности:

  • Законченное протестированное решение;
  • Подходит для серверных приложений;
  • Возможность обеспечить до 30 В, 0,56 мОм (типовое при 10 В);
  • CSD17570Q5B в корпусе QFN5х6 мм.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
The electrical performance of data converters depends on the cleanliness of their supply voltages. Linear regulators (LDOs) are commonly used but have low efficiency and high power loss, which is unsuitable for portable applications. Using a switch mode power supply (SMPS) instead, such as the TPS62231 and TPS62237, is a cost-effective and efficient power supply solution. Such a solution does not degrade the performance of the 12-bit ADS540x family of analog to digital converters (ADCs) and does not waste excessive power. The test report shows the Signal to Noise Ratio (SNR) and Spurious-Free Dynamic Range (SFDR) comparisons between the two power supplies, which demonstrate the same performance.

Возможности:

Efficiency increase from 47% to 83% Input current reduced from 620 mA to 350 mA No linear regulators (LDOs) required to cleanly power ADC 12-bit performance maintained Smaller DC/DC solution size than LDOs Supports 5-V input

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Благодаря использованию высоковольтного операционного усилителя THS3091 с низким коэффициентом искажений и токовой обратной связью в данном базовом проекте демонстрируется способ и достоинства конфигурирования нескольких операционных усилителей в схему с разделением нагрузки при управлении высоковольтными сигналами для большой нагрузки. Благодаря наличию подробной инструкции по применению данный проект можно легко настроить под конкретное применение.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Напряжение питания 15 В
  • Межпиковая амплитуда выходного напряжения до 24 В
  • Коэффициент третьей гармоники 32 дБн при передаче синусоидального сигнала с межпиковой амплитудой 20 В и частотой 70 МГц на нагрузку с сопротивлением 100 Ом (кабель с двумя терминаторами с сопротивлением 50 Ом каждый)
  • Коэффициент второй гармоники 38 дБн при передаче синусоидального сигнала с межпиковой амплитудой 20 В и частотой 70 МГц на нагрузку с сопротивлением 100 Ом (кабель с двумя терминаторами с сопротивлением 50 Ом каждый)
  • Высокий выходной ток (до 400 мА при использовании двух операционных усилителей THS3091)
  • Данный базовый проект был протестирован в лабораторных условиях, и к нему прилагаются файлы проекта и руководство по проекту

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект представляет собой решение малопотребляющего полностью дифференциального усилителя с программируемым коэффициентом усиления с использованием малопотребляющего двухканального усилителя с токовой обратной связью OPA2683 от TI. В руководстве по данному проекту описываются некоторые сложности, связанные с реализацией подобной схемы. Также в руководстве к данному проекту приводятся практические результаты и рекомендации по использованию / проектированию малопотребляющего полностью дифференциального усилителя с программируемым коэффициентом усиления.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Малопотребляющий полностью дифференциальный усилитель
  • Малопотребляющий усилитель с программируемым коэффициентом усиления
  • Большая полоса пропускания относительно высокого коэффициента усиления
  • Напряжение питания +/-5 В
  • Коэффициенты усиления: 2, 21, 50 и 70 В/В
  • Данный базовый проект был протестирован в лабораторных условиях, и к нему прилагаются файлы проекта и руководство по нему

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Благодаря использованию операционных усилителей LMH6629 и OPA684 в данном базовом проекте решаются проблемы со сложностями и ограничениями разработки схем многоступенчатых усилителей с высокими коэффициентами усилениями. Благодаря наличию полноценного описания, которое включает в себя теоретический материал, симуляции, дизайн печатной платы и средства отладки, данный проект может быть с лёгкостью настроен для конкретного применения.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Высокий коэффициент усиления по напряжению – до 120000 В/В
  • Широкая полоса пропускания – плоская полка в диапазоне частот 100 кГц – 4 МГц при коэффициенте усиления 120000 В/В
  • Работа от низкого напряжения питания (+/-2,5 В)
  • Малое количество используемых компонентов
  • Данный базовый проект был протестирован в лабораторных условиях и включает в себя файлы проекта и описание

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Данный базовый проект представляет собой руководство для системных разработчиков по схемотехнике и трассировке печатных плат с АЦП с частотами выборок свыше 1 GSPS. Используйте данный базовый проект вместе с технической документацией – последняя всегда является истиной в последней инстанции. Кроме того, базовая печатная плата ADC1xDxxxx(RF)RB делает данный базовый проект максимально полезным. Все исходные файлы проекта для данной базовой платы наряду с условными обозначениями АЦП для CAD/ CAE доступны для скачивания на веб-странице продукта или на странице проектов от TI. В данном документе под АЦП или АЦП с частотой выборок свыше 1 GSPS подразумеваются ADC12D1800RF, ADC12D1600RF, ADC12D1000RF, ADC12D800RF, ADC12D500RF, ADC12D1800, ADC12D1600, ADC12D1000, ADC10D1500, ADC10D1000, ADC12D1600QML и ADC10D1000QML.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • В данном документе рассматриваются вопросы аналогового входа, входа тактового сигнала и дизайна системы питания
  • Рассматриваются вопросы трассировки с точки зрения синхронизации различных устройств
  • Акцент на основных моментах, связанных со схемотехникой и трассировкой печатных плат с АЦП с частотами выборок свыше 1 GSPS
  • Приводятся примеры в виде файлов трассировки проекта

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TSW308x представляет собой пример проекта решения двухканального широкополосного приёмника-преобразователя «цифровой код – РЧ», который способен генерировать сигналы со смежным РЧ-спектром с полосой частот до 600 МГц. В данном системе представлен базовый пример того, как можно использовать DAC34x8x, интеллектуальный модулятор TRF3705 и LMK0480x для решения данной задачи. Данный базовый отладочный модуль в связке с картой захвата (такой как, например, TSW1400EVM) может быть использован для генерирования случайных сигналов узкополосных и широкополосных РЧ-сигналов. В данном проекте приводятся примеры конфигураций для генерирования тестовых сигналов, удовлетворяющих требованиям стандарта WCDMA.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение широкополосного передатчика с преобразованием «цифровой код – РЧ»
  • Генерирование сигналов со смежным РЧ-спектром с полосой частот до 600 МГц
  • Генерирование РЧ-сигналов с частотами от 3000 МГц до 4 ГГц
  • Интегрированные РЧ-усилитель и аттенюатор
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TSW1265EVM представляет собой пример проекта решения двухканального широкополосного приёмника-преобразователя «РЧ – цифровой код», который способен оцифровывать сигналы со спектром до 125 МГц. В данном системе представлено базовый пример того, как можно использовать ADS4249, LMH6521, LMK0480x и двухканальный смеситель для решения данной задачи. Данный базовый отладочный модуль в связке с картой захвата (такой как, например, TSW1400) может быть использован для захвата и анализа узкополосных и широкополосных сигналов. В данном проекте приводятся инструкции по изменению низких и промежуточных частот в соответствии с требованиями различных применений. TIDA-00073 был реализован с использованием аппаратного обеспечения TSW1265EVM.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение широкополосного приёмника с преобразованием «РЧ – цифровой код»
  • Возможность дискретизации с частотой до 125 МГц
  • Поддержка РЧ-сигналов с частотами от 1700 МГц до 2200 МГц (в зависимости от смесителя – возможность заменить смеситель на другой из того же семейства)
  • Интегрированный DVGA для управления коэффициентом усиления
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro для анализа

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект представляет собой широкополосный базовый проект комплексного приёмника и отладочную платформу, которая идеально подойдёт для использования в качестве приёмника с обратной связью для цифрового предыскажения передатчика. Сигнальная цепь данного отладочного модуля идеально подойдёт для применений с комплексной обратной связью с высокими частотами среднего диапазона и включает в себя комплексный демодулятор, а также двухканальный усилитель с цифровым управлением и переменным коэффициентом усиления (DVGA) LMH6521 и 12-битный двухканальный АЦП ADS5402 с частотой выборок 800 MSPS от TI. Благодаря возможности изменения интегрированных фильтрующих компонентов данную сигнальную цепь можно настроить для широкого ряда диапазонов частот. Данный отладочный модуль также включает в себя фильтр джиттера тактового сигнала LMK04808 c двумя контурами ФАПЧ и интегрированным генератором от TI для организации решения с малошумящим тактовым сигналом. Коэффициент усиления DVGA LMH6521 управляется с помощью графического интерфейса пользователя или посредством высокоскоростного разъёма с помощью ППВМ.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение комплексного широкополосного приёмника с преобразованием «РЧ – цифровой код»
  • Возможность дискретизации с частотой до 800 МГц
  • По умолчанию поддерживаются РЧ-сигналы с частотами от 1800 МГц до 2400 МГц, возможность поддержки диапазона от 700 МГц до 3 ГГц
  • Интегрированный DVGA для управления коэффициентом усиления
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro для анализа

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В базовом проекте описывается использование TSW3085EVM с генератором шаблонов TSW3100 для проведения тестовых измерений коэффициента мощности в соседнем канале (Adjacent Channel Power Ratio, ACPR) и величины вектора ошибки (Error Vector Magnitude, EVM) LTE-сигналов основной полосы. Благодаря использованию графического интерфейса пользователя LTE в TSW3100 шаблоны загружаются на TSW3085EVM, который состоит из DAC3482, TRF3705 и LMK04806

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Аппаратный базовый проект и демонстрационная платформа для создания полноценного передатчика «цифровой код – РЧ»
  • В данном проекте описаны подготовка и процесс измерения значений таких характеристик модулированных сигналов, как коэффициента мощности в соседнем канале (Adjacent Channel Power Ratio, ACPR) и величины вектора ошибки (Error Vector Magnitude, EVM)
  • Результаты заносятся в таблицу с целью внешнего тактирования ЦАП, а также с целью использования внутренней ФАПЧ ЦАП
  • Простая в использовании отладочная платформа для проведения измерений в соответствии со стандартами

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Схемы аналоговых интерфейсов, представленные в данном базовом проекте, обычно используются для сопряжения цифро-аналоговых преобразователей (ЦАП) на базе источников тока и квадратурных модуляторов. Несмотря на то, что в данном базовом проекте в качестве примера высокоскоростного ЦАП от TI используется DAC348x, данные схемы с небольшими изменениями могут применяться и для других преобразователей на базе источников тока. DAC348x и аналоговый интерфейс TRF3705 по умолчанию устанавливаются на отладочные модули TSW308xEVM. И DAC348x, и TRF3705 спроектированы с одинаковыми постоянными напряжениями смещения и параметрами размаха переменного тока для обеспечения однородного интерфейса. Также описываются прочие топологии схем для соответствия другим постоянным напряжениям смещения и параметрам размаха переменного тока. Выбрав правильные напряжение смещения и параметры размаха переменного тока, разработчики использовать данные схемы в соответствии с требованиями их применений с целью обеспечения оптимальной работы системы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Проводится анализ интерфейса на TSW308x для демонстрации непосредственного подключения между DAC3484 и TRF3705
  • Демонстрируются и объясняются общие принципы сопряжения между ЦАП на базе источников тока и I/Q-модуляторами
  • Spice-модели TINA для различных сетей интерфейсов с постоянным и переменным током, а также интерфейсов с фильтрами с целью удовлетворения нужд заказчиков

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Данный блок коррекции дисбаланса I/Q-составляющих, реализованный на базе программируемой пользователем вентильной матрицы (ППВМ) в составе TSW6011EVM, позволяет пользователям адаптировать архитектуру приёмника с прямым преобразованием с понижением частоты в беспроводную систему. В основе данного блока коррекции дисбаланса I/Q-составляющих лежит алгоритм слепого разделения с одной линией задержки, который корректирует частотно-независимый дисбаланс I/Q-составляющих в приёмной системе с нулевой ПЧ. Помимо блока коррекции дисбаланса I/Q-составляющих данная ППВМ включает в себя цифровой усилительный блок, цифровой блок измерения мощности, 2 блока интерполяции, блок коррекции смещения I/Q-составляющих и квадратурный смесительный блок.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Сигнальная цепь приёмника с прямым преобразованием с понижением частоты и автоматической коррекцией дисбаланса I/Q-составляющих
  • Включает в себя I/Q-демодулятор TRF371125 для прямого преобразования в исходящий сигнал
  • ADS5282 для приёма полученного I/Q-сигнала с целью последующей его I/Q-обработки
  • Пример автоматической коррекции дисбаланса I/Q-составляющих методом слепого разделения реализован на ППВМ семейства Cyclone III от Altera

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном базовом проекте демонстрируется способность высокоскоростного усилителя LMH6554 выполнять преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.

Базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоскоростное преобразование несбалансированного сигнала в дифференциальный при сохранении превосходных характеристик
  • Характеристики системы при управлении ADS4449 со стороны LMH6554:
    • первая зона Найквиста: динамический диапазон, свободный от паразитных составляющих (SFDR) – свыше 82 дБ в полной мощности сигнала (dBFs); отношение «сигнал-шум» (ОСШ) – свыше 71 dBFs;
    • вторая зона Найквиста: SFDR – свыше 80 dBFs; ОСШ – свыше 68 dBFs
  • Примеры интерфейсов с фильтрацией постоянной составляющей и без неё
  • Примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы
  • Указываются особенности дизайна источника питания усилителя для достижения наилучших характеристик системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном базовом проекте демонстрируется способность высокоскоростного THS4509 производить преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоскоростное преобразование несбалансированного сигнала в дифференциальный при сохранении превосходных характеристик
  • Характеристики системы при управлении ADS4449 со стороны THS4509:
    • первая зона Найквиста: динамический диапазон, свободный от паразитных составляющих (SFDR) – свыше 77 дБ в полной мощности сигнала (dBFs); отношение «сигнал-шум» (ОСШ) – свыше 71 dBFs;
    • вторая зона Найквиста: SFDR – свыше 69 dBFs; ОСШ – свыше 67 dBFs
  • Примеры интерфейсов с фильтрацией постоянной составляющей и без неё
  • Примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы
  • Указываются особенности дизайна источника питания усилителя для достижения наилучших характеристик системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект призван помочь системным разработчикам в понимании компромиссов и оптимизации реализации управления АЦП со скоростями передачи данных свыше 1 Гбит/с с использованием балуна для применений с высокой пропускной способностью. Под упомянутыми компромиссами понимаются конструкция балуна, вносимые потери, динамические характеристики, возможность изменения конфигурации и простота реализации. Топология и трассировка играют критически важную роль в оптимизации работоспособности системы, поэтому данные проекты позволят уменьшить циклы разработки.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Упрощает системный дизайн
  • Делает понятными режимы работы АЦП
  • Измеренные характеристики системы
  • Используется ряд балунов с высокой пропускной способностью
  • Демонстрирует вносимые компромиссы в зависимости от выбранного режима
  • Демонстрируется оптимизированная трассировка

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

JESD204B является новейшим веянием в цифровых интерфейсах для преобразователей данных. Данный интерфейс обладает преимуществами высокоскоростной последовательной цифровой технологии, что позволяет добиваться выгоды в виде, например, увеличенной пропускной способности канала. В данном базовом проекте акцент делается на одной из сложностей адаптации данного нового интерфейса: понимание и определение времени задержки связи. В данном примере определяется время задержки связи в системе, содержащей АЦП LM97937 от Texas Instruments и ППВМ семейства Kintex 7 от Xilinx.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Гарантированное определение времени задержки связи по интерфейсу JESD204B
  • Помогает понять компромисс между временем задержки связи и возможностью изменения времени задержки передачи последовательных данных
  • Возможность использования стандартного и процедурного подходов к определению времени задержки связи
  • Реализация интерфейса JESD204B с использованием АЦП ADC16DX370 или LM97937 от Texas Instruments и ППВМ семейства Kintex 7 от Xilinx

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Это решение демонстрирует модификации платы, требуемые для приложений с поддержкой высокой пропускной способности и высокой частоты, использующий текущий источник ЦАП DAC38J84 с модулятором TRF3704. TRF3704 – это модулятор 6 ГГц, поддерживающий широкие диапазоны модуляций. DAC38J84 – это конвертер 2,5 Гвыборок/с, поддерживающий базовый диапазон 600 MГц. Комбинация облегчает работу на частотах и с пропускной способностью, которые ранее были недостижимы для высокопроизводительных систем связи.

Возможности:

  • Поддержка полосы пропускания 600 МГц, соответствующей полосы пропускания радиочастотного диапазона 1,2 ГГц;
  • Работа до 6 ГГц с хорошим коэффициентом усиления и линейностью характеристики;
  • Обеспечивает правильное преобразование сетевого интерфейса ЦАП для модулятора;
  • Обеспечивает резервирование для LPF между ЦАП и модулятором;
  • Вносит изменения для обеспечения плоской частотной характеристики ББ для приложений с высокой пропускной способностью;
  • TSW38J84 - это типовое решение с графическим интерфейсом, которое можно купить; любые изменения могут быть простестированы на этой отладочной плате.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Применение методов выравнивания – это эффективный способ компенсирования потерь в канале передачи по последовательному интерфейсу JESD204B в преобразователях данных. В данном базовом проекте использован ADC16DX370, сдвоенный 16-битный аналого-цифровой преобразователь (АЦП) на 370 MSPS, в котором используется метод выравнивания с ослаблением для подготовки последовательных данных для передачи со скоростью 7,4 Гбит/с. У пользователя существует возможность оптимизировать ослабление (DEM) и размах выходного напряжения (VOD) выходного драйвера, чтобы эти параметры канала находились в обратно пропорциональной зависимости. Эксперименты показывают чистый приём сигнала на расстоянии 20 дюймов с использованием материала FR-4.

Возможности:

  • Позволяет добиться высокоточной работы последовательного интерфейса JESD204B с учётом использования недорогих материалов печатной платы
  • Дает возможность прийти к пониманию ограничений, которые накладывают каналы с потерями, и освоить методы выравнивания для снятия этих ограничений
  • Использовать выверенный подход к оптимизации параметров выравнивания ADC16DX370
  • Базовый проект протестирован и включает в себя отладочный модуль, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект представляет собой бюджетное высокопроизводительное решение генератора тактового сигнала для преобразователей данных с частотой выборок свыше 1 GSPS. В данном базовом проекте рассматривается использование малошумящего синтезатора частоты TRF3765, генерирующего тактовый сигнал для аналого-цифрового преобразователя с частотой выборок 4 GSPS (ADC12J4000). Эксперименты показывают соответствие заявленным в технической документации значениям ОСШ (SNR) и динамического диапазона, свободного от паразитных составляющих (SFDR).

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Диапазон частоты от 300 МГц до 4,8 ГГц
  • Малошумящий ГУН: фазовый шум около 133 дБн/Гц
  • Низкий уровень джиттера: 0,35 пс
  • Данный базовый проект был протестирован и включает в себя отладочную печатную плату, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Растущий спрос на беспроводные сети для обеспечения быстрой передачи данных пользователям увеличивает производительность приемопередающего оборудования для обеспечения достаточной пропускной способности и поддержки крупнейших стандартизированных несущих частот (с агрегацией частот в некоторых случаях), а также достаточную чувствительность приемника и динамический диапазон для работы в присутствии сильных блокирующих сигналов в рабочем окружении.

Это решение от TI описывает подсистему RF-приемника с 16-битным сэмплером, пропускная способность которого превышает 100 МГц, включающую понижающий микшер, цифровой усилитель с переменным коэффициентом усиления (DVGA), высокоскоростной конвейерный аналого-цифровой преобразователь (ADC), гетеродин (LO), RF-синтезатор и тактовый генератор устранения джиттера.

 

Возможности:

  • Реализует подсистему RF супергетеродинного приемника с входным диапазоном частот 700-2700 МГц, шириной полосы пропускания 100 МГц и 16-битным АЦП;
  • Ускоряет время разработки беспроводной связи, программного обеспечения для радио, военных или тестово-измерительных приложений с проверкой IF сигналов цепи;
  • Оценить этот дизайн легко с поддержкой сбора данных и инструментов анализа;
  • Эта конструкция протестирована и включает оценочный модуль (EVM), приложение для настройки и руководство пользователя.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

TIDA-00374 – референс-дизайн, использующий наномощный таймер Texas Instruments, ультрамалопотребляющую беспроводную микроконтроллерную платформу SimpleLink™ и технологию зондирования влажности для демонстрации сверхнизкого потребления при использовании определенной скважности в работе датчиков конечных узлов. Использование этих технологий ведет к экстремально долгой длительности жизни батарей: более 10 лет при использовании стандартной литиевой дисковой батареи CR2032. TI дизайн включает в себя технологии проектирования систем, детальные результаты тестов, а также другую необходимую информацию по проекту.

Возможности:

Возможности:

  • Использование наномощного системного таймера для периодического с определенной скважностью получения результатов измерений, что позволяет использовать стандартные литиевые батареи более 10 лет
  • Настраиваемый интервал пробуждения системы
  • Экстремально низкий остаточный ток (183 nA в течение 59.97 sec.)
  • Ультранизкий ток в открытом состоянии благодаря низкой активности процессора и малым токам радиопередачи (4.04 mA в течение 30 ms)
  • Точность измерений относительной влажности ±2%
  • Точность измерения температуры ±0.2°C

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
  • Тестирование
Описание:

TIDA-00376 использует промышленный пъезоизлучатель Texas Instruments, драйвер светодиодной вспышки и микроконтроллер с ультранизким потреблением энергии для демонстрации реализации звуковой и визуальной подсистем оповещения, предназначенной в первую очередь для оповещения о возгорании оборудования. Решение демонстрирует несколько сигналов предупреждений разного тона и частоты через один пъезоэлектрический преобразователь, а также низкий входной ток при высоком выходном сигнале светодиодного стробоскопа. 

 

Возможности:

  • Соответствует требованиям стандарта NFPA 72 для кодов звуковой и визуальной системы оповещения;
  • 86,5 дБ @ 3 м (520 Гц меандр);
  • 80,5 дБ @ 3 м (2,84 кГц синусоида);
  • 77,5 дБ @ 3 м (предварительно записанная речь);
  • Потребляемая мощность 1,44 Вт (звуковое и визуальное уведомление).

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект TSW38J84 EVM представляет собой платформу для демонстрации решения двухканального передатчика с интегрированным резонатором. В данном базовом проекте используется устройство 2.5 GSPS DAC38J84 с высококлассными модуляторами: TRF3722 (с интегрированными PLL/ VCO) и TRF3705. TRF3722 и TRF3705 можно объединить для создания двухканального решения, в котором TRF3722 будет выступать в роли локального резонатора (LO) для обоих модуляторов. Интерфейс связи между DAC38J84 и модуляторами, а также методы измерения характеристик совместной работы ЦАП и модуляторов могут варьироваться. Приведённые результаты измерений включают в себя измерения полосы пропускания, выходной точки пересечения третьего порядка, искажения гармоник и подавления частот за пределами полосы пропускания.

Возможности:

  • Полноценное решение двухканальной передачи «биты-РЧ» и использованием интерфейса JESD204B
  • Платформа для тестирования 2.5 GSPS DAC38J84 с двумя высококлассными модуляторами
  • Выходная частота TRF3722 и TRF3705 достигает 4 ГГц
  • Решение с поддержкой полосы пропускания до 1 ГГц
  • Решение двухканальной передачи для современных систем связи, военного назначения и контрольно-измерительных приборов

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Широкополосные радиочастотные приемники позволяют значительно расширить возможности радиоаппаратуры. Широкая полоса пропускания позволяет гибко настраивать каналы без внесения изменений в аппаратную часть, а так же принимать несколько каналов на разных частотах одновременно.

Данное типовое решение – широкополосный радиочастотный приемник с АЦП с частотой дискретизации 4 Гвыб./с, дифференциальным усилителем с частотой пропускания от 0 до 8 ГГц. Данный дифференциальный усилитель позволяет работать с низкочастотным сигналом, вплоть до постоянного тока, что невозможно при использовании согласующего трансформатора.

 

Возможности:

  • Типовое решение с полосой пропускания 2 ГГц
  • Поддерживает работу с постоянным током
  • Поддерживает несимметричный и дифференциальный вход
  • Решение включает в себя полноценную систему тактирования и питания

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В проекте системного уровня показано, как можно синхронизировать друг с другом два отладочных модуля (EVM) с помощью платформы VC707 от Xilinx. В документации данного проекта описываются необходимые аппаратные изменения и конфигурации устройств, включая схему тактирования. Для каждого EVM приводятся примеры файлов конфигурации. Описана прошивка FPGA, а также приведены соответствующие параметры конфигурации IP-блока от Xilinx. Продемонстрированы и проанализированы данные, снятые с актуального аппаратного обеспечения, согласно которым достигнута синхронизация в пределах 50 пс без использования особых кабелей или откалиброванных задержек распространения сигнала.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Демонстрация типовой радиолокационной подсистемы с фазированными решётками с синхронизацией АЦП с частотами выборки более 1 GSPS с интерфейсом JESD204B
  • Детально описывается применение тактового решения LMK04828
  • По результатам тестов достигнута синхронизация в пределах 50 пс без использования особых кабелей или откалиброванных задержек распространения сигнала
  • Описывается разработка прошивки Xilinx для получения клиентами полного понимания требований
  • Данная подсистема протестирована и включает в себя примеры файлов конфигурации

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В базовом проекте ADC12D1600RFRB представлена платформа для демонстрации применения высокоскоростного оцифровывающего устройства, которое имеет функции генерирования тактового сигнала, управления питанием и обработки сигнала. В данном базовом проекте используются устройство ADC12D1600RF с частотой выборок 1,6 GSPS, интегрированная ППВМ семейства Virtex 4 от Xilinx и высокопроизводительный синтезатор тактовых сигналов LMX2531 для соответствия системным требованиям высокоскоростного оцифровывающего устройства с эффективным разрешением 9 бит.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • 2 канала аналого-цифрового преобразования с частотой выборок 1 GSPS
  • Эффективное разрешение свыше 9 бит в широком диапазоне частоты входного сигнала
  • Прототип бюджетного двухканального высокоскоростного оцифровывающего устройства для тестовых и измерительных систем

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TIDA-00484 – референс дизайн на основе системного таймера со сверхнизким энергопотреблением, повышающего преобразователя, суб-1 ГГц беспроводного микроконтроллера SimpleLink со сверхнизким энергопотреблением и датчиком влажности. Дизайн демонстрирует способ высокоэффективных измерений, обеспечивающих чрезвычайно долгую работу от батарейки. Дизайн включает в себя материалы по проектированию системы, подробные результаты испытаний и дополнительную информацию для быстрого создания готового решения. 

Возможности:

  • Системный таймер со сверхнизким энергопотреблением, обеспечивающий работу устройства более десяти лет от батарейки CR2032;
  • Программируемый интервал пробуждения устройства;
  • Чрезвычайно низкий ток в закрытом состоянии ключа (270 нА в течении 59,97 сек.);
  • Ультранизкий ток в открытом состоянии ключа при низкой активности процессора и радиопередатчика (3,376 мА в течении 30 мс);
  • Точность измерения относительной влажности ±2%;
  • Точность измерения температуры ±0,2 °C.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:

Проект TIDA-00493 от TI представляет собой усилительное звено с постоянным коэффициентом усиления, предназначенное для точного измерения входов по напряжению и току с малыми амплитудами сигналов в широком динамическом диапазоне с использованием SAR-АЦП для приложений с измерениями электрической мощности. Например, данный проект способен точно измерить низкоамплитудное переменное напряжение на делителях напряжения и токовых трансформаторах или выход датчиков тока с разъёмным магнитопроводом с амплитудой 333 мВ.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Усилительное звено с постоянным коэффициентом усиления на базе операционного усилителя для измерения входов по напряжению и току с выходом, совместимым с входным диапазоном ADS8688: ±2,56 В, ±5,12 В и ±10,24 В
  • Доступные конфигурации:
    • вход по напряжению с делителем напряжения с импедансом свыше 1 Мом (не требуется внешний трансформатор);
    • интерфейс для датчиков тока с выходом по переменному напряжению с амплитудой 333 мВ;
    • вход вторичной обмотки токового трансформатора с резистором нагрузки: несбалансированный и дифференциальный
  • Встроенный программируемый источник опорного напряжения для приложений с измерениями несбалансированных сигналов

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TIDA-00517 представляет собой полноценный проект управления обыкновенным вентилятором с использованием минимального количества компонентов. В состав данного проекта входит температурный выключатель TMP302, который детектирует перегрев в персональной электронике, промышленных ПК, распределителях питания и других приложениях, в которых для управления температурой используются вентиляторы. Данный простой проект можно модифицировать для вентиляторов с другими напряжениями, благодаря чему он подходит для широкого ряда применений.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Один температурный выключатель для активации вентилятора
  • Гибкий дизайн, который может работать со многими напряжениями вентиляторов
  • Малое количество используемых компонентов и низкая стоимость

Возможность заказа
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данная печатная плата позволяет использовать LMH5401 в качестве усилителя с низким коэффициентом усиления или в качестве аттенюатора.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Передача сигнала без фильтрации постоянной составляющей
  • Минимальный коэффициент усиления 0,5 В / В
  • Раздельные шины питания
  • Полоса пропускания 6 ГГц

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Проект представляет собой широкополосный интегрированный генератора беспрерывных РЧ-сигналов с диапазоном частот 9,8 ГГц и низким уровнем фазового шума, в котором используется гибкий метод подавления паразитных составляющих. Уровень выходной мощности может задаваться в диапазоне от -32 дБм до 14,5 дБм с шагом 0,5 дБ. Данный генератор сигналов может быть использован в качестве локального генератора в таких применениях, как аналоговые и векторные генераторы сигналов, а также в качестве генератора тактовых сигналов для РЧ-АЦП. Проектом TIDA-00626 можно управлять с любого ПК посредством интерфейса USB2ANY от TI, а также с помощью LaunchPad микроконтроллера MSP430F5529.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Интегрированный широкополосный синтезатор частот с выходным диапазоном от 0,02 ГГц до 9,8 ГГц
  • Низкий уровень фазового шума; фазовый шум синтезатора на частоте 6 ГГц на уровне -110 дБн/Гц при отстройке частоты 100 кГц и на уровне -132 дБн/Гц при отстройке частоты 1 МГц
  • Малошумящий синтезатор частоты, уровень паразитных составляющих в пределах полосы пропускания -75 дБн
  • Программируемый уровень выходной мощности в диапазоне от 14,5 дБм до -32 дБм с шагом 0,5 дБ
  • Гибкое подавление паразитных составляющих с использованием LMK61E2

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В базовом проекте представлена широкополосная система преобразования несбалансированных сигналов в дифференциальные, предназначенная для систем как без фильтрации постоянной составляющей, так и с ней. Данный проект позволяет отладить работу каскады из LMH5401 и LMH6401, а также в нём объясняется принцип работы данной системы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Полоса пропускания 4,5 ГГц и максимальный коэффициент усиления по напряжению 30 дБ
  • Диапазон коэффициента усиления 32 дБ с цифровым управлением и шагом 1 дБ
  • Система преобразования несбалансированных сигналов в дифференциальные с входным сопротивлением 50 Ом для систем как без фильтрации постоянной составляющей, так и с ней
  • Выходная точка пересечения третьего порядка (OIP3) при сопротивлении нагрузки 50 Ом:
    • 40 дБм при частоте 500 МГц;
    • 33 дБм при частоте 1 ГГц
  • Возможность управления выходным синфазным напряжением: VMID ±0,5 В
  • Компактный проект, который идеально подходит для переносных устройств благодаря низкой рассеиваемой мощности 645 мВт

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

На печатной плате объединены в каскад два усилителя LMH5401 или LMH3401 для увеличения коэффициента усиления или увеличения смещения синфазного сигнала.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Передача сигнала без фильтрации постоянной составляющей
  • Два усилителя LMH5401 (или LMH3401)
  • Независимые напряжения питания для каждого усилителя
  • Полоса пропускания до 8 ГГц
  • Коэффициент усиления 20 дБ или выше
  • Одно или два напряжения питания

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Недорогой и гибкий инспектор напряжения, используемый в качестве опорного напряжения для проверки состояния батарей. Решение может быть также использовано для контроля напряжения шин питания в приложениях, требующих точного питания нескольких шин.

Источники опорного напряжения ультранизкой мощности от TI снижают общее энергопотребление системы при сохранении невысокой стоимости BOM.

Тестирование и отображение напряжения батареи служит примером того, насколько легко это может быть выполнено и реализовано в аналогичных приложениях.

Возможности:

  • Шунтирующий регулятор ATL431 обеспечивает регулирование напряжения с минимальным током потребления (60 мкА);
  • Повышающий преобразователь TLV61225 позволяет питать схему от батареи АА (вход от 0,8 В до 3,3 В);
  • Подстроечные резисторы позволяют настраивать несколько шин для контроля;
  • Низкая стоимость разработки супервизора напряжения;
  • Плата помещается на обратную сторону держателя для одной батареи АА;
  • Не требует прошивки и программного обеспечения.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В данном проекте демонстрируется подход к построению радарной системы с приёмником с непосредственной РЧ-дискретизацией, который работает в S-диапазоне и в котором используется 14-битный аналого-цифровой преобразователь (АЦП) ADC32RF45 с частотой выборок 3 GSPS. РЧ-дискретизация позволяет упростить систему благодаря устранению операции понижения частоты, а благодаря использованию высокой частоты дискретизации данный проект характеризуется повышенной полосой пропускания сигналов. Данный подход демонстрируется путём создания приёмника на базе спецификаций для радаров систем управления воздушным движением ASR-11.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Базовый проект радарной системы в S-диапазоне с использованием архитектуры на основе РЧ-дискретизации
  • Пример анализа схемы с использованием АЦП с РЧ-дискретизацией
  • Измерения для подтверждения расчётов
  • Специфические измерения параметров радарной системы со схемой детектирования
  • Поддержка мгновенной полосы пропускания сигналов свыше 1 ГГц

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В базовом проекте рассматривается использование и работа сверхширокополосного высокоскоростного усилителя LMH3401 с постоянным коэффициентом усиления с целью управления высокоскоростным аналого-цифровым преобразователем (АЦП) ADS54J60. В данном проекте рассматриваются и измеряются различные варианты синфазных напряжений, напряжений питания и интерфейсов, в том числе передача сигнала с фильтрацией постоянной составляющей и без неё, благодаря чему данный проект удовлетворяет требованиям ряда применений.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Малошумящий усилитель с коэффициентом усиления 16 дБ
  • Двухканальный высокоскоростной АЦП
  • Передача сигнала с фильтрацией постоянной составляющей и без неё
  • Полноценное решение тактирования
  • Протестированный базовый проект, который включает в себя отладочную плату, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Разработка представляет собой часть аналогового внешнего интерфейса осциллографа для входной нагрузки 50 Ом. Разработчики могут легко использовать эту платформу оценки для обработки входных сигналов постоянного напряжения до 2 ГГц в частотной и временной области применения.

Возможности:

  • Вход 50 Ом, аналоговый внешний интерфейс с входной пропускной способностью сигнала до 2 ГГц;
  • Система ENOB от 6 до 8 бит достигается с этими цепочками сигналов;
  • Поддерживается максимальный входной сигнал ± 3 В, с возможностью выбора настроек входа переменного или постоянного напряжения;
  • Функция коррекции смещения постоянного напряжения доступна в режиме ввода постоянного напряжения;
  • Коррекция смещения постоянного питания в режиме поддержки постоянного входного напряжения;
  • Три регулируемые амплитуды входного напряжения при условии интерфейсного П-аттенюатора: 1:1, 2:1 и 5:1;
  • Низкий уровень шума, высокопроизводительный дифференциальный усилитель (LMH5401) используется для единого дифференциального преобразования;
  • Высокопроизводительный усилитель с цифровым управлением и переменным коэффициентом усиления (LMH6401) программируется от 26 дБ до -6дБ с шагом 1 дБ для поддержания полного ввода в АЦП 12-бит ADC12J4000, работающий на 4GSPS для выборки входных сигналов;
  • Решение поддерживает напряжение +5 В от адаптера питания или +12 В через внутренний разъем FCM.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В базовом проекте реализована ПЧ-подсистема беспроводного устройства тестирования сигналов с активным балуном-усилителем (LMH5401), полосовым LC-фильтром, 16-битным АЦП (ADC31JB68), а также фильтром тактовых сигналов и генератором ФАПЧ (LMK04828). По результатам измерений с использованием модулированных сигналов их приём характеризуется высокой чёткостью сигнального созвездия и низким коэффициентом ошибок модуляции (MER), благодаря чему данный проект можно использовать для тестирования широкого ряда стандартных сигналов, таких как 802.11ac (Wi-Fi), Bluetooth, Zigbee, а также стандартных сигналов сотовой связи, таких как UMTS и LTE.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • В данном проекте реализована ПЧ-подсистема беспроводного устройства тестирования сигналов с полосой пропускания 160 МГц
  • Поддержка большинства стандартных типов беспроводных сигналов передачи данных

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В настоящее время многие продукты, включая контрольно-измерительное оборудование, такое как цифровые мультиметры, соответствуют концепции Интернета Вещей (Internet of Things, IoT). Благодаря использованию платформы беспроводного микроконтроллера (МК) семейства SimpleLinkTM от компании Texas Instruments в проекте TIDA-01012 реализован цифровой мультиметр с 4? разрядами, измерением истинных среднеквадратичных значений параметров при частоте переменного сигнала до 100 кГц, поддержкой подключения по протоколу Bluetooth® Low Energy, сопряжением по Bluetooth с использованием протокола NFC и функцией автоматического пробуждения благодаря применению технологии CapTIvateTM от компании TI.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • 4? разряда, разрешение дисплея 50000 знаков
  • Беспроводной МК с поддержкой Bluetooth Low Energy (BLE) для применения в беспроводных решениях концепции Интернета Вещей (Internet of Things, IoT)
  • Автоматическое пробуждение благодаря применению емкостной сенсорной технологии CapTIvate
  • Малопотребляющий проект с системами управления питанием
  • Сопряжение с мобильным приложением по BLE благодаря использованию динамического интерфейса NFC
  • Вычисления истинных среднеквадратичных значений параметров на базе прошивки

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:
This reference design provides the solution for synchronization design challenges associated with emerging 5G adapted applications like massive multiple input multiple output (mMIMO), phase array RADAR and communication payload. The typical RF front end contains antenna, low noise amplifier (LNA), mixer , local oscillator (LO) in analog domain and analog to digital converter, numerical controlled oscillator (NCO) and digital down converter (DDC) in digital domain. To achieve overall system synchronization these digital blocks need to be synchronize with system clock. This reference design uses ADC12DJ3200 data converter, achieve less than 5-ps channel-to-channel skew across multiple receiver with deterministic latency by synchronizing on chip NCO with SYNC~ and uses noiseless aperture delay adjustment (tAD Adjust) feature to further reduce skew. This design also provides a very low phase noise clocking solution based the LMX2594 wide band PLL and the LMK04828 synthesizer and jitter cleaner.
Возможности:

Features
  • 4-channel, 3.2 GSPS, 6-GHz high-speed analog front end
  • On-chip NCO synchronization allows synchronization across multiple ADCs using SYNC~
  • Multi-channel JESD204B complaint clock
  • JESD204B supporting 8, 16, or 32 JESD lanes and data rates up to 12.8 Gbps per lane
  • Companion power reference design with a >85% efficiency at 12-V input

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Аналоговые аппаратные средства, предназначенные для применения в высокоскоростном конечном оборудовании, таком как радары с фазированной антенной решёткой, средства тестирования беспроводной связи и средства радиоэлектронной борьбы, требуют использования синхронизированных сигнальных цепей на базе нескольких приёмопередатчиков. Сигнальная цепь каждого приёмопередатчика включает в себя высокоскоростные аналого-цифровые преобразователи (АЦП), цифро-аналоговые преобразователи (ЦАП) и подсистему генерирования тактовых сигналов. Подсистема генерирования тактовых сигналов выдаёт малошумящие тактовые сигналы и имеет возможность прецизионной регулировки времени задержки с целью минимизации временно́го расхождения между каналами и оптимизации системных характеристик, таких как отношение ""сигнал-шум"" (ОСШ), динамический диапазон, свободный от паразитных составляющих (Spurious Free Dynamic Range, SFDR), IMD3, эффективная разрядность (Effective Number Of Bits, ENOB) и т.п. В данном проекте демонстрируется многоканальная система генерирования тактовых сигналов стандарта JESD204B, а для улучшения системных характеристик используются отладочные модули AFE7444. Значения временно́го расхождения между каналами, составляющее менее 10 пс и обеспечивающееся благодаря использованию ЦАП / АЦП с частотой выборок 6 GSPS / 3 GSPS при частотах радиосигналов до 2,6 ГГц, а также различных системных характеристик, таких как ОСШ и SFDR, сравнимы со значениями, указанными в технической документации AFE7444.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Решение генерирования тактовых сигналов стандарта JESD204B для аналогового аппаратного РЧ-средства с архитектурой 8T8R
  • Синхронизация цифровых функций нескольких аналоговых аппаратных РЧ-средств приёмопередатчиков
  • Генерирование тактовых сигналов с низким уровнем фазовых шумов для 14-битных аналоговых аппаратных РЧ-средств
  • Возможность тонкой регулировки фазовой задержки с шагом 500 фс с целью обеспечения фазовой синхронизации между несколькими устройствами
  • Поддержка высокоскоростных преобразователей данных и карт захвата данных (AFE7444EVM, TSW14J56EVM, TSW14J57EVM)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design, an 8-channel analog front end (AFE), is demonstrated using two AFE7444 4-channel RF transceivers and a LMK04828-LMX2594 based clocking subsystem which can enable designs to scale to 16 or more channels. Each AFE channel consists of a 14-bit, 9-GSPS DAC and a 3-GSPS ADC that is synchronized to less than 10ps skew with > 75-dB dynamic range at 2.6 GHz.
Возможности:

Features
  • High density, scalable 8-channel RF sampling analog frontend with single FMC interface
  • System clock skew less than 5 psec across devices
  • Clock phase adjustment with 0.5 psec step resolution
  • Low noise clock generation for 14-bit analog frontend performance
  • Digital function (NCO, DDC and so forth) synchronization across multiple transceivers

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Базовый проект TIDA-01015 представляет собой решение источника тактового сигнала, предназначенное для применения с высокоскоростными АЦП с непосредственной РЧ-дискретизацией с частотой выборок свыше 1 GSPS. В данном решении демонстрируется важность тактового сигнала выборок для обеспечения высокого ОСШ для частот входного сигнала из 2-ой зоны Найквиста. ADC12J4000 представляет собой 12-битный АЦП с РЧ-дискретизацией с частотой выборок 4 GSPS с шириной полосы пропускания 3,2 ГГц на уровне 3 дБ и возможностью приёма сигналов с частотой до 4 ГГц. В данном решении тактирования ADC12J4000 используется TRF3765 для обеспечения высокого ОСШ при высоких частотах входного сигнала, благодаря чему данный проект подходит для применения в цифровых запоминающих осфциллографах (Digital Storage Oscilloscope, DSO) и беспроводных тестерах.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Решение тактирования 12-битного АЦП с РЧ-дискретизацией с частотой выборок 4 GSPS
  • Возможность приёма входных сигналов с частотой до 4 ГГц
  • Совместимое с интерфейсом JESD204B решение тактирования АЦП с РЧ-дискретизацией с низким уровнем фазового шума

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Проект TIDA-01016 представляет собой решение генератора тактовых сигналов, предназначенное для применения с высокоскоростными АЦП с широким динамическим диапазоном. Входные РЧ-сигналы захватываются напрямую благодаря использованию высокоскоростных АЦП с РЧ-выборками. ADC32RF45 представляет собой двухканальный 14-битный АЦП с частотой РЧ-выборок 3 GSPS. Полоса пропускания данного проекта на уровне 3дБ составляет 3,2 ГГц, и он позволяет захватывать сигналы с частотой до 4 ГГц. В данном проекте демонстрируется решение генератора тактовых сигналов, в котором для максимизации ОСШ ADC32RF45 при увеличенных частотах входного сигнала, актуальных для транспортных сетей микроволновой связи, используется LMX2582.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Решение тактовых сигналов частотой 3 ГГц с низким фазовым шумом и ОСШ, превышающим 51 дБ при частоте входного сигнала 3,65 ГГц, для применения с АЦП с РЧ-выборками
  • Возможность захвата входного сигнала с высокой частотой (до 4 ГГц)
  • Решение приёмного устройства с широкой полосой пропускания, широким динамическим диапазоном и РЧ-выборками

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
В проекте TIDA-01017 демонстрируется работа решения генератора тактовых сигналов, предназначенного для применения с высокоскоростной многоканальной системой и анализируемого с помощью измерения временно́го расхождения между каналами во всём диапазоне частот входного сигнала АЦП с РЧ-выборками. Временно́е расхождение между каналами является критически важным параметром для радаров с фазированными антенными решётками и осциллографов. ADC12J4000 представляет собой малопотребляющий 12-битный аналого-цифровой преобразователь (АЦП) с частотой РЧ-выборок 4 GSPS, аналоговым входом с буфером, интегрированным цифровым понижающим преобразователем, интерфейсом JESD204B и возможностью захвата сигналов с частотами до 4 ГГц. В данном проекте демонтрируется решение генератора тактовых сигналов, в котором для обеспечения синхронизации между несколькими сигнальными цепями ADC12J4000 используются LMK04828 и синхронизированный сигнал SYSREF.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Возможность синхронизации многоканальных высокоскоростных АЦП
  • Решение генератора тактовых сигналов для АЦП с РЧ-выборками
  • Возможность захвата высокочастотных (до 4 ГГц) входных сигналов
  • Решение генератора тактовых сигналов с низким уровнем фазового шума для АЦП с РЧ-выборками

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Для высокоскоростных многоканальных систем требуется использование прецизионных генераторов тактовых сигналов, обеспечивающих временно́е расхождение между каналами на должном уровне с целью оптимизации отношения "сигнал-шум" (ОСШ), динамического диапазона, свободного от паразитных составляющих (Spurious-Free Dynamic Range, SFDR), и эффективного разрешения (Effective Number Of Bits, ENOB) системы. Данный проект способен поддерживать два высокоскоростных канала на отдельных печатных платах благодаря использованию широкополосного генератора с ФАПЧ LMX2594 от компании TI с интегрированными ГУН, предназначенного для генерирования тактового сигнала с диапазоном частоты от 10 МГц до 15 ГГц и опорного сигнала SYSREF для интерфейсов JESD204B. Уровень фазового шума при отстройке частоты 10 кГц и частоте тактового сигнала 15 ГГц составляет -104 дБн/Гц. Благодаря использованию отладочных модулей высокоскоростных преобразователей ADC12DJ3200 от компании TI временно́е расхождение между тактовыми сигналами печатных плат составляет менее 10 пс, а ОСШ при частоте входного сигнала 5,25 ГГц составляет 49,6 дБ. К данному проекту прилагаются все ключевые теоретические материалы, в которых описывается процесс подбора компонентов и объясняется механизм его оптимизации. Кроме того, к данному проекту также прилагаются схема электрическая принципиальная, трассировка печатной платы, алгоритмы тестирований аппаратного обеспечения и их результаты.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Возможность генерирования тактовых сигналов с частотой до 15 ГГц
  • Решение многоканального генератора тактовых сигналов, совместимого с интерфейсом JESD204B
  • Генератор тактовых сигналов с низким уровнем фазового шума для АЦП / ЦАП с РЧ-выборками
  • Возможность конфигурирования синхронизации фаз для обеспечения малого временно́го расхождения в многоканальных системах
  • Поддерживает высокоскоростные преобразователи и карты захвата от компании TI (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Использование данного проекта высокоскоростной многоканальной системы захвата данных обеспечивает оптимальные значения характеристик системы. Системным разработчикам приходится учитывать такие критически важные параметры системы, как джиттер тактовых сигналов и временно́е расхождение в высокоскоростных многоканальных генераторах тактовых сигналов, которые влияют на такие параметры всей системы, как отношение "сигнал-шум" (ОСШ), динамический диапазон, свободный от паразитных составляющих (Spurious-Free Dynamic Range, SFDR), временно́е расхождение между каналами и детерминированная задержка. В данном проекте демонстрируются многоканальное аналоговое аппаратное средство и решение генератора тактовых сигналов, в котором для обеспечения оптимальных значений характеристик системы используются высокоскоростные преобразователи данных с интерфейсом JESD204B, высокоскоростные усилители, высококлассные генераторы тактовых сигналов и малошумящие преобразователи питания.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Многоканальное высокоскоростное аналоговое аппаратное средство с частотой выборок 3,2 GSPS и частотой тактовых сигналов 1,5 ГГц для применения с высококлассным приёмником
  • Временно́е расхождение между тактовыми сигналами на разных каналах составляет менее 5 пс
  • Решение многоканального генератора тактовых сигналов, совместимого с интерфейсом JESD204B
  • Масштабируемая платформа для устройств семейства ADC12DJxx00 с повыводной совместимостью
  • Поддерживает высокоскоростные преобразователи и карты захвата от компании TI (TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Для высокоскоростных многоканальных систем требуется использование малошумящих и масштабируемых генераторов тактовых сигналов, обеспечивающих прецизионное регулирование временно́го расхождения между каналами с целью оптимизации отношения "сигнал-шум" (ОСШ), динамического диапазона, свободного от паразитных составляющих (Spurious-Free Dynamic Range, SFDR), и эффективного разрешения (Effective Number Of Bits, ENOB) системы. Данный проект способен поддерживать большое количество каналов с синхронизированными тактовыми сигналами, совместимыми с интерфейсом JESD204B, благодаря использованию одного ведущего и нескольких ведомых генераторов тактовых сигналов. Данный проект генерирует тактовые сигналы, совместимые с интерфейсом JESD204B, на нескольких каналах благодаря использованию фильтра джиттера тактовых сигналов LMK04828 и широкополосного генератора с ФАПЧ LMX2594 от компании TI с интегрированными ГУН с целью обеспечения временно́го расхождения между тактовыми сигналами на уровне менее 10 пс. Данный проект был протестирован с использованием отладочных модулей ADC12DJ3200 от компании TI при частоте выборок 3 GSPS, и временно́е расхождение между каналами составило менее 50 пс при увеличенном ОСШ. К данному проекту прилагаются все ключевые теоретические материалы, в которых описывается процесс подбора компонентов и объясняется механизм его оптимизации. Кроме того, к данному проекту также прилагаются схема электрическая принципиальная, трассировка печатной платы, алгоритмы тестирований аппаратного обеспечения и их результаты.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Возможность генерирования тактовых сигналов с высокой частотой (высокая частота выборок)
  • Решение масштабируемого генератора тактовых сигналов с большим количеством каналов, совместимого с интерфейсом JESD204B
  • Генератор тактовых сигналов с низким уровнем фазового шума для АЦП / ЦАП с РЧ-выборками
  • Возможность конфигурирования синхронизации фаз для обеспечения малого временно́го расхождения в многоканальных системах
  • Поддерживает высокоскоростные преобразователи и карты захвата от компании TI (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Для высокоскоростных многоканальных систем требуется использование малошумящих и масштабируемых генераторов тактовых сигналов, обеспечивающих прецизионное регулирование временно́го расхождения между каналами с целью оптимизации отношения "сигнал-шум" (ОСШ), динамического диапазона, свободного от паразитных составляющих (Spurious-Free Dynamic Range, SFDR), и эффективного разрешения (Effective Number Of Bits, ENOB) системы. Данный проект способен поддерживать синхронизированные тактовые сигналы в последовательной конфигурации, совместимые с интерфейсом JESD204B. Данный проект генерирует тактовые сигналы, совместимые с интерфейсом JESD204B, на нескольких каналах благодаря использованию фильтра джиттера тактовых сигналов LMK04828 и широкополосного генератора с ФАПЧ LMX2594 от компании TI с интегрированными ГУН с целью обеспечения временно́го расхождения между тактовыми сигналами на уровне менее 10 пс. Данный проект был протестирован с использованием отладочных модулей ADC12DJ3200 от компании TI при частоте выборок 3 GSPS, и временно́е расхождение между каналами составило менее 50 пс при увеличенном ОСШ. К данному проекту прилагаются все ключевые теоретические материалы, в которых описывается процесс подбора компонентов и объясняется механизм его оптимизации. Кроме того, к данному проекту также прилагаются схема электрическая принципиальная, трассировка печатной платы, алгоритмы тестирований аппаратного обеспечения и их результаты.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Возможность генерирования тактовых сигналов с высокой частотой (высокая частота выборок)
  • Решение масштабируемого генератора тактовых сигналов с большим количеством каналов, совместимого с интерфейсом JESD204B
  • Генератор тактовых сигналов с низким уровнем фазового шума для АЦП / ЦАП с РЧ-выборками
  • Возможность конфигурирования синхронизации фаз для обеспечения малого временно́го расхождения в многоканальных системах
  • Поддерживает высокоскоростные преобразователи и карты захвата от компании TI (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В данном проекте демонстрируется эффективный, малошумящий источник питания с 5 выходными шинами напряжений, предназначенный для применения в сверхвысокоскоростных системах сбора данных (Data Acquisition System, DAQ) с частотами выборок свыше 12,8 GSPS. DC/DC-преобразователи данного источника питания синхронизированы по частотам и имеют сдвиг по фазе друг относительно друга с целью минимизации пульсаций входного тока и управления компонентами частотного спектра. Более того, уровень любых потенциальных излучаемых электромагнитных помех (ЭМП) минимизирован благодаря применению высококлассной корпусной технологии HotRodTM.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Эффективный, малошумящий источник питания, предназначенный для установки непосредственно у нагрузки в виде сверхвысокоскоростного аналогового аппаратного средства системы сбора данных
  • Тактовые сигналы DC/DC-преобразователей сдвинуты по фазе друг относительно друга с целью снижения пускового тока и уровня шума источника питания
  • Возможность внешней синхронизации частот с целью подавления всплесков напряжений DC/DC-преобразователей
  • Конфигурируемый выход с возможностью шунтирования каждого LDO-регулятора напряжения и использования исключительно DC/DC-преобразователя и фильтра
  • Может использоваться совместно с проектами TIDA-01022 и TIDA-01028 для демонстрации эффекта, оказываемого на аналоговое аппаратное средство с частотой выборок 12,8 GSPS и полосой пропускания аналоговых сигналов 9 ГГц

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
TIDA-01035 представляет собой базовый проект 20-битной изолированной системы сбора данных с частотой выборок 1 MSPS и аналоговым входом, в котором демонстрируется, как возможно решить проблемы с проиводительностью (и оптимизировать её), типичные для систем сбора данных с цифровой гальванической развязкой.
  • Позволяет значительно улучшить характеристики высокочастотной сигнальной цепи переменного тока (ОСШ и коэффициент нелинейных искажений) путём эффективного снижения уровня джиттера тактового сигнала выборок АЦП по обе стороны изолирующего барьера.
  • Позволяет максимизировать частоту выборок путём доведения до нуля / минимизации времени задержки, вызванной цифровым изолятором.
  • Предоставляет возможность отладить работу системы с применением метода снижения уровня джиттера и без него посредством джампера.
  • К данному решение прилагается подробный временной анализ, в котором описывается влияние дополнительного джиттера, вызываемого изолятором, на пропускную способность системы.


Базовый проект имеет характер аппаратного решения.
Возможности:

  • Изолированная 20-битная одноканальная система сбора данных (DAQ) с частотой выборок 1 MSPS и дифференциальным входом
  • Метод снижения уровня джиттера позволяет добиться увеличения ОСШ системы более чем на 18 дБ для высокочастотных входных сигналов (частота входного сигнала 100 кГц, частота выборок 1 MSPS)
  • Отсутствие необходимости в использовании более мощных и сложных решений на базе ФАПЧ благодаря уменьшенному количеству логических компонентов на изолированной стороне АЦП
  • Обеспечивает частоту выборок 1 MSPS при сохранении низкой частоты тактового сигнала SPI благодаря инновационным интерфейсам multiSPITM и интерфейсу ведущего АЦП (или синхронного режима работы источника) в составе АЦП ADS8900B
  • Данный проект включает в себя теоретический материал, расчёты, анализ подбора компонентов, файлы дизайна печатной платы и отчёт о результатах измерений

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
TIDA-01037 представляет собой базовый проект 20-битной изолированной системы сбора данных с частотой выборок 1 MSPS и аналоговым входом, в котором для максимизации ОСШ и частоты выборок сигнальной цепи используются два разных изолирующих устройства. Для сигналов, требующих низкого уровня джиттера, таких как тактовые сигналы выборок АЦП, используются устройства семейства ISO73xx от компании TI, в то время как для максимизации частоты выборок используются высокоскоростные устройства семейства ISO78xx от компании TI. В результате объединения двух данных решений на базе изолирующих устройств производительность системы при работе с высокочастотными сигналами значительно возрастает благодаря минимизации уровня джиттера снижения уровня джиттера тактового сигнала выборок по обе стороны изолирующего барьера, а её пропускная способность увеличивается благодаря максимизации скорости передачи данных изолятора. Дополнительное повышение производительности системы связано с использованием продвинутых функций multiSPITM и синхронного режима источника в составе АЦП от компании TI. Наконец, в данном проекте приводятся ключевые теоретические материалы, а также демонстрируются результаты измерений.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Изолированная 20-битная система сбора данных (DAQ) с дифференциальным входом и частотой выборок 1 MSPS
  • Оптимизированное решение на базе изолирующих устройств с диапазоном частоты входного сигнала до 100 кГц
  • Отсутствие необходимости в использовании дополнительной схемы фильтрации джиттера
  • Обеспечивает низкую частоту тактового сигнала SPI благодаря инновационным цифровым интерфейсам multiSPITM и синхронному режиму работы источника в составе АЦП
  • Обеспечивает возможность отладить ОСШ системы при разных уровнях джиттера тактового сигнала выборок
  • Данный проект включает в себя теоретический материал, расчёты, анализ подбора компонентов, файлы дизайна печатной платы и отчёт о результатах измерений

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Задачей проекта TIDA-01050 является решение проблем с интеграцией, уровнем энергопотребления, проиводительностью и тактовыми сигналами, характерных для автоматического тестового оборудования. Данный проект подойдёт для применения с любой системой автоматического тестового оборудования, однако его применение будет наиболее выгодным с системами, в которых требуется наличие большого количества входных каналов.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Вход для шины отрицательного напряжения; выход с размахом, равным напряжению питания ("rail-to-rail")
  • Широкий диапазон управления выходным синфазным напряжением
  • Низкий уровень энергопотребления
  • Низкий коэффициент нелинейных искажений (Total Harmonic Distortion, THD) и высокие отношение "сигнал-шум" (ОСШ) и эффективная разрядность (Effective Number of Bits, ENOB)
  • Наличие двух напряжений питания аналогового аппаратного средства позволяет максимизировать производительность системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
В проекте TIDA-01084 демонстрируется использование ЦАП с РЧ-выборками для генерирования непрерывных многочастотных сигналов, выровненных по фазам. Благодаря использованию четырёх независимых 48-битных генераторов с цифровым управлением 14-битный ЦАП DAC38RF83 с частотой выборок 9 GSPS способен генерировать четыре непрерывных сигнала с гармониками в любом месте первой зоны Найквиста или до 6 ГГц во второй зоне Найквиста.
В данном проекте описываются принцип его действия и графический интерфейс пользователя, а также приводятся советы по программированию генераторов с цифровым управлением для генерирования нужных гармоник без необходимости в использовании внешнего генератора шаблонов. В данном проекте демонстрируется простой в использовании метод, который позволяет значительно упростить и сократить перечень элементов генератора непрерывных сигналов.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Генерирует несколько гармоник непрерывного сигнала в первой зоне Найквиста и до 6 ГГц во второй зоне Найквиста
  • Цифровое однополосное преобразование с повышением частоты
  • Синхронизация фаз нескольких гармоник

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Архитектура с РЧ-дискретизацией представляет собой альтернативу традиционной супергетеродинной архитектуре. Аналого-цифровой преобразователь (АЦП) с РЧ-дискретизацией работает с высокой частотой выборок, преобразуя сигналы непосредственно из радиочастотных (РЧ) в цифровые. Благодаря высокой частоте выборок данная архитектура с РЧ-дискретизацией поддерживает крайне широкие полосы пропускания сигналов. Увеличение полосы пропускания позволяет увеличить ёмкость системы, что в свою очередь позволяет добиться более быстрой передачи данных или бо?льших возможностей по доступу пользователей.

В данном базовом проекте используется ADC32RF45, который представляет собой 14-битный АЦП с частотой выборок до 3 GSPS. Максимальная полоса пропускания сигналов определяется значением частоты выборок АЦП, делённым на два. В данном базовом проекте полоса пропускания сигналов превышает 1 ГГц. Максимальное значение входной частоты определяется входной полосой пропускания входных буферов АЦП и входных трансформаторов. Данный базовый проект позволяет непосредственно принимать РЧ-сигналы с частотой несущей до 4 ГГц, что позволяет использовать данный проект в системах всех ключевых диапазонах связи, а также в радарных системах S-диапазона. Данный проект включает в себя оптимизированное решение системы тактирования для сохранения последовательного интерфейса JESD204B и достижения высочайшего с=отношения «сигнал-шум» (ОСШ).

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Решение на базе АЦП с РЧ-дискретизацией с частотой выборок 3 GSPS
  • Полоса пропускания сигналов 1 ГГц (и выше)
  • Решение малошумящего приёмника с широким динамическим диапазоном и РЧ-дискретизацией
  • Решение системы тактирования с низким уровнем фазового шума для АЦП с РЧ-дискретизацией

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:

Приёмник с РЧ-дискретизацией захватывает сигналы непосредственно в радиочастотном (РЧ) диапазоне. При работе в нескольких диапазонах требуемые сигналы не являются сверхширокополосными, однако они расположены далеко друг относительно друга в пределах всего спектра. Данный базовый проект захватывает сигналы в разных РЧ-диапазонах и преобразует их в сигналы основной полосы в цифровом виде.

В данном базовом проекте демонстрируется работа двухканального 14-битного приёмника ADC32RF80 со скоростью передачи данных 3 Гбит/с с РЧ-дискретизацией для использования в телекоммуникационных системах. В данном устройстве на каждом канале используются два цифровых преобразователя с понижением частоты (digital down converter, DDC). Данные DDC имеют коэффициенты децимации от 8 до 32 и включают в себя 16-битный генератор с численным управлением для преобразования принятого сигнала в сигнал основной полосы. Благодаря высокой частоте выборок ADC32RF80 данный базовый проект способен захватывать сигналы в большей части РЧ-спектра, в котором присутствуют сигналы из разных диапазонов и потенциальные нежелательные помехи. DDC выступает в качестве независимого смесителя сигналов из различных диапазонов и генерирует сигнал основной полосы. Децимация позволяет уменьшить скорость передачи выходного сигнала, а также произвести цифровую фильтрацию требуемого диапазона частот для подавления помех и увеличения отношения «сигнал-шум». Данная функция является критически важной для телекоммуникационных приёмников высокого класса, в которых требуется наличие широкого динамического диапазона.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Решение с цифровым преобразователем с понижением частоты и децимацией
  • Конфигурация с подавлением помех
  • Решение малошумящего приёмника с широким динамическим диапазоном и РЧ-дискретизацией
  • Решение тактирования с низким уровнем фазового шума для АЦП с РЧ-дискретизацией

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:
The TIDA-01346 design uses two LMX2594 synthesizers in combination to produce lower noise than is possible with just one. By combining the output of two synthesizers that are in phase, a theoretical 3 dB phase noise benefit is possible due to the output power being 6 dB higher while the noise power is only 3 dB higher. The LMX2594 is an ideal synthesizer for this application as it has a SYNC feature that allows it to have deterministic and repeatable phase as well as a programmable phase that can be used to correct for any phase error due to trace mismatches or any other factors.
Возможности:

3 to 12.5 GHz Output Frequency 40-fs rms Jitter at 9GHz (100 Hz to 100 MHz)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This small, efficient and flexible power supply for NXP™ IMX7 series application processors reference design demonstrates a complete power solution for iMX7 processors. This simple solution uses just five DC/DC converters and one sequencer IC to power the iMX7 very cost-effectively. This TI Design supports numerous industrial applications and any application that requires a small, high efficiency and flexible power supply solution.
Возможности:

3.3 V to 5.5 V Input Voltage Range DCS-Control™ Topology for Fast Transient Response High Efficiency and Low Quiescent Current Automatic Power Save Mode for Light Load Efficiency TLV6208x Family approach for Low-Cost Solutions

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design provides a circuit of converting RS-232 signaling to RS-485 signaling. This allows for long-distance communication, since the range supported by RS-232 is normally less than 50 feet while the range for RS-485's can exceed 1000 feet. The design implements bidirectional half-duplex communication without any software interference.
Возможности:

Features
  • Convert RS-232 to RS-485 signaling for bidirectional half-duplex communication without any software interference with hot plug-in feature
  • Low voltage design. The design works with both 3.3-V and 5-V supply
  • Industrial-level ESD protection
    • RS-232 port: IEC 61000-4-2, ±8 kV contact, ±15 kV air
    • RS-485 port: IEC 61000-4-2, ±30 kV contact, ±30 kV air; EFT, IEC 61000-4-4, 50 A; Surge, IEC 61000-4-5, 19 A
    • Isolation: 5000 Vrms isolation protection
  • Extend system topology from point-to-point to multi-drop
  • Cable length up to 1000 ft

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

SimpleLink™ Bluetooth®Smart CC2650 uTag (или microtag) – это ультракомпактное решение для семейства устройств SimpleLink CC26xx. Решение подходит для приложений Интернета Вещей (IoT), требует минимум места на плате и может использоваться в модулях Bluetooth® Smart, в медицинском оборудовании и беспроводных датчиках окружающей среды для домашней автоматизации.

 

Возможности:

  • Ультракомпактные размеры платы;
  • Встроенный акселерометр и температурный датчик;
  • Миниатюрный антенный чип;
  • Создан для разработки устройств Bluetooth Smart.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

С течением времени в таких применениях, как умные розетки, а также в таких общих применениях, как бытовая техника, умные сети электроснабжения и автоматизация зданий, всё чаще требуется измерение и управление энергии посредством Wi-Fi.

Умная розетка на базе CC3200 является законченным системным решением, в котором вычисление метрологических данных, а также соединение по Wi-Fi, включая связь с облачным сервером, интегрированы в один МК. Устройство отслеживает уровень энергопотребления нагрузки, а также управляет силовой частью, параллельно передавая данные по Wi-Fi на другие устройства и облачный сервер. В систему также входит источник питания (PSU) на основе изолированного понижающего преобразователя с высоким КПД с учётом очень компактных размеров.

Возможности:

  • Связь по сетям 802.11 b/g/n Wi-Fi на основе технологии SimpleLink™ с любых мобильных устройств
  • Однофазное измерение энергии на основе вычислений тока, напряжения, мощности и энергии
  • Один беспроводной МК с Wi-Fi с интегрированным АЦП для вычисления метрологических данных и управления связью по Wi-Fi
  • Дискретная метрологическая схема на плате
  • Быстро переключающееся твердотельное реле для местного или удалённого включения или отключения устройства
  • Источник питания на основе изолированного понижающего преобразователя для регулировки выхода в режимах постоянного напряжения (CV) и постоянного тока (CC) без применения оптрона
  • Включает в себя полную документацию, файлы схем электрических принципиальных, а также программное обеспечение для встроенных и мобильных приложений на базе Android
  • Соответствует концепции Интернета Вещей (IoT)

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
Описание:

Емкостные сенсорные дисплеи, как правило, представляют более высокое качество и большие возможности для пользователей, чем традиционные дисплеи с резистивной сенсорной панелью. Этот референс дизайн показывает, как подключить емкостной сенсорный дисплей к процессору Sitara AM437x. Дисплей имеет встроенный контроллер сенсорной панели, который подключается к AM437x по интерфейсу I2C.

 

Возможности:

  • Цветной 7-дюймовый TFT LCD дисплей с емкостной сенсорной панелью;
  • WVGA 800x480 разрешение пикселей с 24-битным RGB интерфейсом;
  • LCD интерфейс, подключенный к встроенному DSS (Display Sub-System) Sitara AM437x процессора;
  • Емкостная сенсорная панель подключена к процессору Sitara AM437x по интерфейсу I2C;
  • 27 белых светодиодов для подсветки, управляются ШИМ контроллером TPS61081;
  • Необходимое питание для ЖК-дисплея обеспечивается линейным стабилизатором  TPS65105;
  • Полная опорная подсистема с принципиальной схемой, BOM, проектные файлы и руководство пользователя.

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:

Функция упрощённого секвенсирования питания процессоров AM437x семейства Sitara делает гибким процесс разработки системы питания. Данная реализация базового проекта представляет собой оптимизированное с точки зрения количества использованных компонентов решение дискретной системы питания для процессоров AM437x с минимальным количеством дискретных ИС и базовым набором функций. Данное решение представляет собой начальную систему дискретного питания, которую можно расширить за счёт дополнительных функций и возможностей процессоров AM437x.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Упрощённое, оптимизированное с точки зрения количества использованных компонентов решение системы дискретного питания для процессоров AM437x семейства Sitara
  • Процессоры AM437x имеют интегрированный LDO, благодаря наличию которого смягчаются требования к секвенсированию питания процессоров
  • Системы без функции управляемого отключения получат от неё заметные преимущества, так как интегрированный LDO постоянно обеспечивает секвенсирование напряжений питания VDDS и VDDSHVx при включении / выключении
  • Понижающий преобразователь TLV62565 генерирует напряжения питания 3,3 В, а TLV62080 генерирует напряжения питания 1,1 В
  • Два регулятора с малым падением напряжения (LDO) TLV702xx генерируют напряжения питания 1,5 В и 1,8 В
  • Контроллер напряжения TLV803M удерживает процессор в состоянии сброса до тех пор, пока все шины напряжения не перейдут в рабочий режим, а также переводит процессор в данный режим в случае потери входного питания
  • Данный проект был протестирован и включает в себя схему электрическую принципиальную, перечень элементов, руководство по проекту и тестовые данные

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Устройства K2E требуют секвенсирования источников питания в определённом порядке. В данном проекте продемонстрирован метод секвенсирования питания для многоядерных процессоров семейств 66AK2Ex и AM5K2Ex с архитектурой KeyStone II  на базе ARM + ЦСП и только ARM с использованием UCD9090. UCD9090 представляет собой 10-шинное устройство секвенсирования и отслеживания питания с адресацией с интерфейсами PMBus / I2C. UCD9090 обеспечивает как секвенсирование, так и распределение по времени включения источников питания. В данном проекте демонстрируется конкретный пример реализации секвенсирования питания для платформы отладочного модуля K2E.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Базовая реализация секвенсирования источников питания для систем на кристалле (SoC) 66AK2Ex и AM5K2Ex
  • В данном проекте используется UCD9090 для секвенсирования и отслеживания источников девяти шин напряжения питания
  • В данном проекте используется программное обеспечение Fusion Digital Power Designer для настройки и программирования UCD9090
  • Полноценный базовый проект системы со схемой электрической принципиальной, перечнем элементов, файлами проекта и руководством по аппаратной части проекта, реализованный на платформе отладочного модуля K2E для тестирования и отладки

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данное типовое решение - первый широкодоступный процессор со встроенным интерфейсом JESD204B и цифровым Front End’ом для разработчиков, использующих FPGA или ASIC для подключения к высокоскоростным преобразователям данных, с целью сокращения времени выхода на рынок, увеличения производительности, а так же значительного уменьшения стоимости, потребляемой мощности и размера конечного продукта. Подключение ADC12J4000 и DAC38J84 позволяет реализовать эффективные решения в приложениях тестирования, измерения и защиты.

 

Возможности:

  • Простая интеграция сигнального процессора и преобразователя данных через интерфейс JESD204B
  • Многоканальное решение с частотой дискретизации до 368Msps и полосой пропускания 150 МГц
  • Цифровой Front End для фильтрации и повышения или понижения частоты дискретизации
  • FFT/ iFFT преобразования с применением ускорителя FFTC
  • Решение оптимизировано для применения в приложениях тестирования, измерения и защиты
  • Широкополосное решение с интерфейсом JESD, включающее в себя DSP, платы АЦП и ЦАП, демонстрационное программное обеспечение, графический интерфейс пользователя для конфигурации и руководство по быстрому старту
  • Надежная платформа для демонстрации и разработки, включающая в себя три отладочные платы, схему, перечень компонентов, руководство пользователя, тесты производительности, программное обеспечение и примеры

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Software Defined Radio (SDR) is a popular application within the wireless infrastructure market. This hardware reference design, leveraging the real time signal processing of the TI DSP and its Universal Parallel Port (uPP), along with TI ADC and DAC, offers SDR algorithm developers a quick platform to enable quick development and demonstration of algorithms and solutions.

Возможности:

Offers a Software Defined Radio (SDR) platform is based on the MityDSP-L138F System on Module (SOM) from Critical Link, LLC that provides a hardware and software framework designed to accelerate the development of SDR applications. Includes both a Xilinx Spartan 6 FPGA and a TI OMAP-L138 dual core processor, as part of Critical Link’s production-ready MityDSP-L138F System on Module (SOM). Offers Source design files for the base Industrial Input and Output card, the ADC board, and the DAC board Offers an easy interface to OMAP-L138-based SOM. Offers ARM based GUI software. Offers sample uPP software. Supports standard peripherals supported including ENET, USB, SATA and LCD

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Будучи предназначенным для разработчиков современных радарных систем, в настоящее время использующих ППВМ или специализированные микросхемы для подключения к высокоскоростным преобразователям данных и нуждающихся в сокращении времени вывода продукции на рынок при условии увеличения производительности и существенного уменьшения стоимости, уровня энергопотребления и габаритов, данный базовый проект включает в себя первый широкодоступный процессор с интегрированным интерфейсом JESD204B и цифровым аппаратным средством (DFE) для обработки. Связка ADC14X250 и DAC38J84 образует эффективное решение для применения в авиационной и оборонной технике, такой как радарные электронные средства ведения боевых действий, вычислительные платформы и транспондеры.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Простая интеграция сигнального процессора для работы с преобразователями данных по JESD204B
  • Дискретизация сигнала на одном канале с частотой 100 МГц при использовании ADC14X250
  • Обработка DFE для фильтрования, децимации или увеличения разрешения сигнала; аппаратный сопроцессор для ускорения вычисления быстрого преобразования Фурье (БПФ) позволяет избавить основной процессор от выполнения ресурсоёмкого 2D-БПФ, что в свою очередь позволяет добиться малого времени задержки и высокой точности
  • Решение системы обработки сигналов с широкополосной дискретизацией посредством JESD, которое включает в себя цифровой сигнальный процессор (ЦСП), печатные платы с АЦП и ЦАП, демонстрационное программное обеспечение, графические интерфейсы пользователя для конфигурирования и руководство для начала работы
  • Надёжная платформа для демонстрации и разработки, которая включает в себя три отладочных модуля, плату генерирования детерминированной задержки, схему электрическую принципиальную, перечень элементов, руководство пользователя, тесты на производительность, программное обеспечение и демонстрационные проекты

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:
For wideband receiver system developers currently using FPGA or ASIC to connect High Speed data converters to a baseband processor, who need faster time to market with increased performance and significant reduction in cost, power, and size. This reference design includes the first widely available processor integrating a JESD204B interface and Digital Front End Processing (DFE). Connecting ADC32RF80 to DAC38J84 provides an efficient solution for avionics and defense, test and measurements and industrial applications.
Возможности:

Easy integration of signal processor to data converters over JESD204B Usable bandwidth of two 75MHz channels or a single 100MHz channel when connected to ADC32RF80 DFE processing for filtering, down-sampling or up-sampling: FFTC hardware accelerator to offload comput-intensive 2D FFT operation, achieving low latency and high accuracy Wideband sampling with JESD attached signal processing solution including Digital Signal Processor (DSP), ADC and DAC boards, demo software, configuration GUIs and getting started guide A robust demonstration and development platform including three EVMs, a deterministic latency card, schematic, BOM, user guide, benchmarks, software and demos

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:
A system example demonstrating how to build a secure cloud-connected IoT gateway allowing access and control of the multiple wireless nodes. The reference design utilizes the TM4C12x, TM4C123x, TRF7970A and RF430CL330H, as well as the SimpleLink™ Wi-Fi® CC3100, Bluetooth® low energy CC2650 and Sub-1GHz CC1310 wireless microcontrollers (MCUs) development hardware and software suite for ease of development and quick time to market.
Возможности:

Exosite-based secure cloud connected mid-range multi-protocol IoT gateway solution using TM4C129Ex MCU, which connects Wi-Fi, Bluetooth low energy and Sub 1-GHz-based nodes to the cloud Supported nodes include Wi-Fi-based stepper motor control, Bluetooth low energy SensorTag, Bluetooth low energy slave node and Sub-1 GHz slave nodes Connection between nodes and gateway using NFC-based secure out-of-band pairing. Secure data communication between nodes and gateway using hardware crypto blocks Secure cloud connection using TI-RTOS NDK and WolfSSL stack TI-RTOS is used for task scheduling and peripheral access

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:

Пример системы, демонстрирующий возможность совместной работы микроконтроллера TM4C1294 из семейства TM4C и сетевого процессора CC3100. Данное типовое решение демонстрирует возможность удаленного управления микроконтроллером через сеть интернет.

Возможности:

  • Данная связка микроконтроллера TM4C1294 и сетевого процессора CC3100 реализует Wi-Fi HTTP сервер. Wi-Fi HTTP сервер может быть настроен как станция или точка доступа.
  • Стек Wi-Fi реализован на CC3100. TM4C1294 выполняет функции хост-процессора, обрабатывающего запросы, и функции управления.
  • HTML код позволяет пользователю через web-браузер удаленно управлять работой TM4C1294. LaunchPad TM4C1294XL предоставляет возможность управления переключением светодиода, получения данных о температуре и нажатии кнопок.
  • Программное обеспечение разработано для работы на LaunchPad EK-TM4C1294XL и на CC3100 BoosterPack для Code Composer Studio™. Планировщик задач реализован на базе TI RTOS.

Документация:
  • Даташит
  • Схемотехника
  • Програмное обеспечение
  • BOM
  • Топология платы
Описание:

Этот проверенный дизайн от TI представляет собой высокопроизводительную систему сбора данных (DAQ), использующую 18-битный АЦП SARADS8881 с частотой дискретизации 1 МГц. Конструкция оптимизирована для обеспечения низкого уровня шума и искажений для диапазона входного синусоидного сигнала 10 кГц. Это приводит к максимально возможному значению эффективного числа битов (ENOB) при общей потребляемой мощности менее 50 мВт.

В качестве драйвера входного сигнала для АЦП используется полностью дифференциальный THS4521, что обеспечивает чрезвычайно низкий уровень искажений, шума во всей полосе сигнала. Драйвер буфера использует комбинированный буфер, образованный THS4281 и OPA333, что позволяет получить требуемую производительность при низкой потребляемой мощности.

 

Возможности:

  • 18 бит, частота дискретизации 1 МГц;
  • Постоянное напряжение, переменное напряжение 10 кГц;
  • Оптимизация: ENOB;
  • Мощность: 50 мВт @ AVDD= 5 В;
  • Используется ADS8881 (18 бит, 1 МГц SARЦАП), THS4521 (Вход), OPA333 + THS4281 + REF5045 (Reference);
  • Это решение содержит: теорию, подбор компонентов, симуляцию TINA-TI, схему и макет печатной платы, проверку и измерение производительности, варианты модификации.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Архитектура R-2R ЦАП имеет хорошие характеристики в части шумов и точности, но за счёт больших всплесков напряжения при смене кода. Данный проект преследует цель уменьшения всплесков напряжений, возникающих при особых изменениях кода в архитектуре R-2RЦАП. В данном проекте эти всплески уменьшаются, что делает возможным его применение в системах, чувствительных к всплескам напряжений (например, в генераторах формы сигналов).

Возможности:

  • 18-битный выход 0-5 В
  • Схема с R-2R ЦАП с уменьшением всплесков напряжений с помощью устройства хранения и выборки
  • Общая нескорректированная ошибка менее 0,15 % во всём диапазоне измерений
  • Интегральная нелинейность (INL) менее 2 наименьших значащих битов (LSB)

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В некоторых случаях осциллограф или логический анализатор не позволяют измерить очень низкий уровень шума. Данное решение позволяет усилить уровень шума на выходе тестируемого устройства до уровня, достаточного для измерения стандартными измерительными приборами. Основной особенностью данного решения является низкий собственный уровень шума и достаточная пропускная способность для измерения характеристик большинства устройств.

 

Возможности:

  • Тестовая схема для усиления шума выше порога чувствительности измерительного прибора
  • Полоса пропускания от 0.016 Гц до 443 кГц

Возможность заказа
  • Заказать BOM
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном проверенном проекте от TI реализована 16-битная 4-канальная система сбора данных с дифференциальными мультиплексированными входами и частотой выборок 400 KSPS для применения в промышленных системах с высоковольтными входами с напряжением ±20 В (межпиковая амплитуда 40 В). Данная схема реализована с использованием аналого-цифрового преобразователя (АЦП) с последовательным приближением (SAR), прецизионного аппаратного средства преобразования высоковольтного сигнала и 4-канального дифференциального мультиплексора (MUX). В данном проекте подробно описан процесс оптимизации прецизионной схемы высоковольтного аппаратного средства с использованием OPA192 и OPA140 для достижения отличных динамических характеристик вкупе с ADS8864.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • 4-канальная высоковольтная (±20 В) мультиплексированная система сбора данных
  • Частота выборок 400 KSPS (100 KSPS / канал)
  • Интегральная нелинейность (INL) ±1 наименее значащий бит (LSB)
  • Быстрое время установления сигнала на всех каналах во всём диапазоне измерений при разрешении 16 бит
  • Эффективное разрешение (ENOB) 14,2 бита

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Данный прецизионный испытанный проект TI представляет собой аппаратно компенсированную систему сбора данных с 3-Wire терморезистора, которая точно измеряет температуру от 0 до 100 °C. Входное и опорное напряжения находятся в ратиометрической конфигурации для уменьшения ошибок от шума и дрейфа и улучшения общей точности системы. Аппаратная реализация упрощается благодаря использованию ADS1247, в который интегрированы необходимые источники тока, программируемый усилитель и дискретно управляемый мультиплексор. Источники тока работают независимо друг от друга для минимизации несоответствия между двумя источниками. Для дальнейшего увеличения точности системы рекомендуется LDO с регулируемым выходом и высоким коэффициентом подавления пульсаций напряжения питания TPS7A4901 как замена установленному USB-источнику.

 

Возможности:

  • Измеряет температуру от 0 до 100 °C с помощью 3-Wire терморезистор
  • Решение с одним напряжением питания
  • Ратиометрическая конфигурация
  • Используется ADS1247 – 24-битный дельта-сигма АЦП

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном испытанном базовом проекте подробно описываются процесс разработки, результаты симуляций и практические примеры функционирования блока сбора 12-битных дискретных данных на базе ADS7042, оптимизированные для сверхмалопотребляющих и малогабаритных применений следующих 3 групп:

  • Группа применений № 1: 12 бит и 500 kSPS для мониторинга тока, мониторинга состояния батарей, электромиографии (ЭМГ), измерения импеданса кожи и носимых фитнес-устройств.
  • Группа применений № 2: 12 бит и 1 MSPSдля жёстких дисков, управления двигателями, датчиков угла поворота двигателя, оптических датчиков угла поворота и оптических модулей.
  • Группа применений № 3: 12 бит и менее 1 kSPS для датчиков крена, гироскопов, датчиков давления, температуры, газов, химических датчиков, измерений уровня глюкозы в крови, измерений низких напряжений (1,8-3,3 В, JESD8-7A) и измерений постоянного тока.
Возможности:

  • Представляет три реализации, оптимизированные для скоростных/ силовых/ высокоточных применений
  • Включает в себя теоретический материал, анализ подбора компонентов, симуляцию, схему электрическую принципиальную, трассировку печатной платы и результаты измерений для всех трёх реализаций
  • Включает в себя подробный теоретический материал, вычисления и симуляции схемы драйвера АЦП
  • Протестированный сверхмалопотребляющий (1 мВт) SAR-сбор 12-битных данных
  • Использован ADS7042 – самый маленький в мире 12-битный SAR-АЦП
 

Возможность заказа
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование

Сравнение позиций

  • ()