Каталог решений

forward

Система видео-коммуникаций

Описание:
The Cyclone III power management design is a complete, non-isolated power solution and provides all 5 required rails for powering the FPGA. The design also includes complete power solutions for DDR Memory VTT and VDDQ rails and USB power. This design is optimized to power the Altera 3C25F324 starter kit.

Возможности:

Design supports 12V input voltage Uses one-chip DDR memory power IC to reduce parts count Provides a complete low-cost discrete solution Higher efficiency than power solution found on 3C25F324 Starter Kit Existing starter kit catch diodes are overloaded Reference design has been built and tested

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

В базовом проекте PMP5098 используются четыре синхронных понижающих контроллера PMBus TPS40400 для регулирования и управления шинами FPGA Xilinx Virtex-6™. Выходные напряжения можно динамически настраивать в диапазоне до 400 мВ с шагом 4 мВ. Дополнительное управление PMBus включает в себя: Fsw, ограничение тока, время SS, отключение при пониженном напряжении, отключение при повышенной температуре, ENABLE, PGOOD, а также режимы защиты от пониженного напряжения, повышенного напряжения и повышенного тока. Данный проект идеально подходит для применений, в которых требуется гибкость дизайна для четырёх выходных напряжений Virtex6™, благодаря программированию, настройке и управлению PMBus.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Динамическая настройка выходных напряжений в диапазоне до 400 мВ с шагом 4 мВ посредством PMBUS
  • Настройка параметров источника питания посредством PMBUS
  • Детектирование дифференциального напряжения
  • Дифференциальное измерение постоянного тока через индуктор
  • Программируемая в диапазоне 200 кГц – 2 МГц частота переключения, поддержка запуска со смещённой нагрузкой
  • Синхронизация частоты и отслеживание последующих шин питания

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Базовый проект управление питанием C667xоптимизирован для организации напряжения питания ядра (CVDD) многоядерного ЦСП с архитектурой Keystoneот TI. В семействе C66xприменена технология SmartReflex, с помощью которой ЦСП управляет напряжением собственного питания для оптимизации уровня энергопотребления при требуемой производительности. В проекте используются двухфазный синхронный понижающий контроллер и силовые MOSFET’ы семейства NEXFETдля достижения максимально возможного КПД при наименьших габаритах со входом 5 В или 12 В.

 

Возможности:

  • Широкий диапазон напряжения питания: от 4,5 до 20 В
  • КПД до 90 % (пиковое значение) при входе 1 В
  • Суммарная ошибка по постоянному напряжению менее 2,5 %, что соответствует требованиям ЦСП
  • Малые пульсации напряжения (менее 10 мВ)
  • Выдаёт до 25 А при габаритах двусторонней платы 45x25 мм
  • Базовый проект был протестирован

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The PMP7828 uitlizes the TPS53355, TPS53318, and TPS53319 buck converters using TI NexFET PowerStack technology to power Xilinx Virtex7 FPGA core and I/O, DDR memory core, and 3.3V System Rail with high efficiency and excellent thermal performance in a small area.

Возможности:

Total 4-rail power system board area is 8" x 3" Only 4x100uF small output ceramic capacitors needed for 30A load Meets total +/-3% DC and AC load regulation Total system efficiency (all rails) at 85% DCAP control mode requires no loop compensation, easy and fast design, 26 total components for the power supply Single GND Copper pad for easy PCB layout and heatsinking into internal PCB GND layers

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

В системе управления питанием Artix7 используются силовые модули, линейные регуляторы и контроллеры PMBus для обеспечения основным и вспомогательным питанием всех узлов ПЛИС, включая DDR память. Графический интерфейс пользователя позволяет отслеживать напряжения и токи на шинах питания.

Возможности:

  • Решение оптимизировано для работы от источника питания 12 В;
  • 2 контроллера PMBus управляют в общей сложности 9 линиями питания;
  • Модули питания поддерживают до 6 А выходного тока;
  • Трансиверы питаются от LDO с низким уровнем шума;
  • Синхронная динамическая энергозависимая DDR память с произвольным доступом позволяет хранить пользовательские код и данные;
  • Протестированное решение.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
The PMP9146 utilizes the TPS53515 DCAP3-mode SWIFT stepdown DC-DC converter to power high-current ASIC core rails at 1.2Vout/12A, with only 247mm2 of total power supply area and 27 total components.

Возможности:

247mm2 total power supply area Only 3x100uF small output ceramic capacitors needed for 8A load transient Meets total +/-3% DC and AC load regulation 27 total power supply components (including IC) DCAP3 control mode requires no loop compensation, and can use ceramic output caps with no need for external ripple synthesizer circuit Single GND Copper pad for easy PCB layout and heatsinking into internal PCB GND layers

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Тестирование
Описание:

В проекте PMP9194 использован синхронный понижающий SWIFT-преобразователь TPS54020 с интегрированными FET для создания решения на 10 В/1 А на печатной плате с габаритами менее 22 x12 мм. В данном базовом проекте использован маленький индуктор индуктивностью 1,1 мкГн, 2 керамических конденсатора на выходе ёмкостью 100 мкФ каждый, а также небольшие внешние компоненты в корпусе 0402 для экономии занимаемой площади. Устройство переключается с частотой 300 кГц и достигает КПД 87 % (пиковое значение) при преобразовании входа 12 В в выход 1 В. TPS54020 идеально подходит для питания ЦСП и ПЛИС, рассчитанных на низкие напряжения и высокие токи, а также может быть синхронизирован с другим TPS54020 со сдвигом фазы до 180 градусов для уменьшения пульсации входа.

 

Возможности:

  • Суммарная площадь источника питания 264 мм2;
  • Всего лишь 2 керамических конденсатора на выходе ёмкостью 100 мкФ каждый;
  • КПД 87 % (пиковое значение) при преобразовании входа 12 В в выход 1 В;
  • Максимальное значение нагрева компонента всего лишь 35 °C;
  • Всего лишь 15 компонентов в составе источника питания;
  • Менее 2 % нестабильности по нагрузке.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The PMP9703 reference design uses the TPS53915 12A PMBus SWIFT step down converter to provide complete voltage regulation, and system protection of an Enterprise Storage SSD Controller ASIC typically used to control and expand traffic flow in/out of SSDs. The output voltage can be dynamically adjusted in +/- 0.75% steps with a total range of +/-22% of the nominal output voltage (VOUT_ADJUST and VOUT_MARGIN used together) and with programmable step change durations of as little as 4us. The PMBus capability includes adjustment of the typical power supply parameters and monitoring of FAULTs through the STATUS_WORD PMBus command. This PMBus design is ideal for applications that require design flexibility, reduced component count, and Adaptive Voltage Scaling for enhanced performance and optimized power dissipation.

Возможности:

PMBus programming of power supply parameters including output voltage, Power On Delay, Power Good Delay, Soft Start, Switching Frequency and UVLO Integrated 13.8 and 5.9 mΩ MOSFETs With 12-A Continuous Output Current Optimized for ASICs with Adaptive Voltage Scaling (AVS) requirements 335mm2 total power supply area 1.2V output at 12A nominal current 81% efficiency at 12V input, 1.2Vout at 12A

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
For applications where there are bit errors and resulting sample errors (also called sparkle codes, word errors, or code errors), the ability to measure the Error rates caused by these bit errors is important. This FPGA firmware based application note proposes a method to accurately measure these errors over an indefinite time and provides an example of how this measurement can be done using a simple FPGA platform. Code is available on request for the two examples described in the application note.

Возможности:

Understand how Error Rates are specified and what these specifications mean Outline new approach to measuring the sample errors over an indefinite time period to measure the true error rate of an ADC Provide customers the ability to make bit error measurements on their bench under different conditions Firmware is available for low cost FPGA platfrom TI along with simple GUI to monitor the error rates over time

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Примечание: TIDA-00091 реализован с использованием аппаратных средств типового решения PMP6659. Этот модуль был создан для применения в разработке конечных устройств для IP камер систем безопасности.

Дизайн был оптимизирован для широкого диапазона входных напряжений, обеспечивая постоянную выходную мощность 15 Вт (12 В, 1,25 А) для питания устройств по Ethernet. Входное напряжение – 10,8..57 В постоянного тока или 18..32 В переменного тока, что гарантирует совместимость модуля с источниками питания 12 или 24 В постоянного тока или 24 В переменного тока.

 

Возможности:

  • Диапазон входного напряжения 10,8..57 В постоянного тока или 18..32 В переменного тока;
  • Выходное напряжение 12 В при 1,25 А;
  • Изолированные обратноходовой преобразователь с синхронным выпрямителем для высокой эффективности;
  • Использует интерфейс PoE высокой мощности TPS23756 и DC/DC контроллер;
  • Аппаратная поддержка 4 класса мощности стандарта IEEE 802.3at.

Возможность заказа
  • Заказать PCB
Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-00253 reference design is functionally an 1:4 SDI Distribution Amplifier with a USB interface to allow connection to a host computer and a graphical user interface (GUI) program which allows the configuration of the devices on the board to be changed as desired, and allows for SDI video eye diagram monitoring. The multiplexing and eye measurements can be done without using a video analyzer or high bandwidth scope which is not practical to use in a regular video production environment.

Возможности:

Single input, four output Distribution Amplifier. Low power consumption, with automatic power down when no input signal is provided Ability to estimate input cable length Adjustable output signal amplitude and DC offset Selectable board trace length between equalizer and reclocker Ability to measure internal eye diagram with or without media/interconnects

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Модуль подсистемы генерации тактовых импульсов для синхронизации при разделении потоков сигналов в видео- и аудиосистемах.

 

Возможности:

  • Синхронизация при разделении входящего видеосигнала;
  • Точная генерация тактовых импульсов при синхронизации входящего видеосигнала;
  • Несколько фазовых подстроек частоты: для видеосигнала – 27 Мгц, 148,5 МГц, 148,35 МГц, для аудиосигнала – 24,576 МГц;
  • Распределенное тактирование с выходными драйверами;
  • Автономная подсистема генерации сигналов;
  • Проверенная работоспособность модуля, файлов и графического интерфейса.

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The TIDA-00783.1 reference design is a triple output wide Vin power module design. It provides 3.3V, 1.8V and 1.2V output, at 6W total power. The layout is optimized for space constrained applications.

Возможности:

LMZ36002 wide Vin power module with integrated inductor, 4.5V to 60V input, 2A output LMZ20502 nano module with integrated inductor 4.5V to 40V wide input range Power module design with minimum external components 400 sq. mm compact solution size This circuit board is tested, and the design files and test report are included

Документация:
  • Схемотехника
  • BOM
Описание:

Данное типовое решение предназначено для обеспечения питанием AVS ядра в Keystone Multicore DSP, в основном серии C66x. В серии C66x используется технология Smart Reflex, что позволяет DSP управлять собственным питанием. Данная возможность реализована с использованием синхронного понижающего преобразователя (TPS56121) с управлением выходным напряжением через LM10010. LM10010 принимает 6-ти или 4-х битный сигнал управления от DSP и подстраивает выходное напряжение TPS56121, который питает DSP. Высокая точность LM10011 (1.0%) позволяет сэкономить, сократив количество компонентов в цепи питания. Для процессоров, которым нужно определенное стартовое напряжения, LM10011 может быть настроен на старт с одного из 16 предустановленных параметров.

 

Возможности:

  • Выходная точность 1.0% (0°C to +100°C);
  • Выходная точность 1.25% (–40°C to +125°C);
  • Диапазон входного напряжения: +2.97 V to +5.5 V;
  • Настраиваемый VID формат (6/4 бит);
  • 16 предустановленных параметров старта;
  • Достаточная точность для поддержки пользовательского UVLO;
  • Протестированное решение включает в себя схему, файлы проекта печатной платы, перечень компонентов и результаты тестов.

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

HEVC представляет собой эффективный, но ресурсоемкий видеостандарт, который позволяет удвоить сжатие данных в сравнении с H.264/MPEG-4 с тем же уровнем качества видео. Дизайн показывает как реализовать энергоэффективное H.265/HEVC решение на основе одного или нескольких цифровых сигнальных процессоров TMS320C6678. В качестве примера включен конкретный случай использования одного канала кодера HEVC 720p в режиме реального времени и одного канала декодера HEVC1080p в режиме реального времени. Реализация TIСС66xHEVC кодера показывает, как сократить битрейт более чем на 40% при таком же качестве видео, как и H.264 кодера. Решение поддерживает и аудио и видеокодеки.

Возможности:

  • Проверенное решение, включает в себя все необходимое аппаратное обеспечение, программное обеспечение и документацию;
  • Высокопроизводительная, недорогая оценочная плата TMDSEVM6678 для быстрой разработки;
  • Содержит HEVC/ H.265 кодер и декодер, фреймворк MCSDK и другое ПО;
  • Руководство по проектированию показывает производительность и масштабируемость для других DSP ядер для достижения желаемой конфигурации HEVC.

Документация:
  • Схемотехника
  • BOM