forward

Каталог типовых решений

Описание:
The PMP10601 reference design provides all the power supply rails necessary to power Xilinx® Zynq® 7000 series (XC7Z015) FPGA. This design uses several LMZ3 series modules, LDOs, and a DDR termination regulator to provide all the necessary rails to power the FPGA. It also features one LM3880 for power up and power down sequencing. This design uses a 12V input.

Возможности:

Provides all the power supply rails needed for a Xilinx® Zynq® 7000 series (XC7Z015) Design optimized to support a 12V input On board power up and power down sequencing Supports DDR3 memory device Module design for ease of use

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

В проекте системного уровня показано, как можно синхронизировать друг с другом два отладочных модуля (EVM) с помощью платформы VC707 от Xilinx. В документации данного проекта описываются необходимые аппаратные изменения и конфигурации устройств, включая схему тактирования. Для каждого EVM приводятся примеры файлов конфигурации. Описана прошивка FPGA, а также приведены соответствующие параметры конфигурации IP-блока от Xilinx. Продемонстрированы и проанализированы данные, снятые с актуального аппаратного обеспечения, согласно которым достигнута синхронизация в пределах 50 пс без использования особых кабелей или откалиброванных задержек распространения сигнала.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Демонстрация типовой радиолокационной подсистемы с фазированными решётками с синхронизацией АЦП с частотами выборки более 1 GSPS с интерфейсом JESD204B
  • Детально описывается применение тактового решения LMK04828
  • По результатам тестов достигнута синхронизация в пределах 50 пс без использования особых кабелей или откалиброванных задержек распространения сигнала
  • Описывается разработка прошивки Xilinx для получения клиентами полного понимания требований
  • Данная подсистема протестирована и включает в себя примеры файлов конфигурации

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design implements an IF subsystem for a standard wireless signal tester with an active balun-amplifier (LMH5401), LC bandpass filter, 16-bit ADC (ADC31JB68) and clock cleaner and generator PLL (LMK04828). Measurements using modulated signals demonstrate reception of the signal with high constellation clarity and MER sufficient for testing a wide variety of standard signal types including 802.11ac (Wi-Fi), Bluetooth, Zigbee, and the common cellular standards like UMTS and LTE.
Возможности:

Implements an IF Subsystem for Standard Wireless Signal Tester With 160-MHz Bandwidth Support for Most Standard Wireless Signal Data Types

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данное типовое решение - первый широкодоступный процессор со встроенным интерфейсом JESD204B и цифровым Front End’ом для разработчиков, использующих FPGA или ASIC для подключения к высокоскоростным преобразователям данных, с целью сокращения времени выхода на рынок, увеличения производительности, а так же значительного уменьшения стоимости, потребляемой мощности и размера конечного продукта. Подключение ADC12J4000 и DAC38J84 позволяет реализовать эффективные решения в приложениях тестирования, измерения и защиты.

 

Возможности:

  • Простая интеграция сигнального процессора и преобразователя данных через интерфейс JESD204B
  • Многоканальное решение с частотой дискретизации до 368Msps и полосой пропускания 150 МГц
  • Цифровой Front End для фильтрации и повышения или понижения частоты дискретизации
  • FFT/ iFFT преобразования с применением ускорителя FFTC
  • Решение оптимизировано для применения в приложениях тестирования, измерения и защиты
  • Широкополосное решение с интерфейсом JESD, включающее в себя DSP, платы АЦП и ЦАП, демонстрационное программное обеспечение, графический интерфейс пользователя для конфигурации и руководство по быстрому старту
  • Надежная платформа для демонстрации и разработки, включающая в себя три отладочные платы, схему, перечень компонентов, руководство пользователя, тесты производительности, программное обеспечение и примеры

Документация:
  • Схемотехника
  • BOM
  • Топология платы

Сравнение позиций

  • ()