Шлюз (xDSL / кабель)

Описание:
Проект PMP11438 представляет собой устройство, предназначенное для сравнения трёх различных решений систем питания, преобразующих напряжение шины 12 В в выходное напряжение 1,2 В при токе с диапазоном 6 А – 10 А. Выходное напряжение 1,2 В применяется в памяти типа DDR4. Каждое из данных решений характеризуется определёнными достоинствами: КПД при полной нагрузке, КПД при малой нагрузке, удельной мощностью, высотой, откликом на скачкообразные изменения нагрузки или комбинацией из перечисленных признаков.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Два преобразователя питания с выходом 1,2 В / 10 А и один преобразователь с выходом 1,2 В / 6 А
  • Понижающий преобразователь на переключаемых конденсаторах, многофазный понижающий преобразователь и одиночный понижающий POL-преобразователь
  • Высокий КПД при малой нагрузке у всех решений
  • Решения с высотой менее 2 мм
  • Интегрированные на печатную плату тестовые устройства для управляемых имитаций скачкообразных изменений нагрузки

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
TPS543C20 представляет собой высокоинтегрированный синхронный понижающий преобразователь, предназначенный для применения в решениях с высокой удельной мощностью, в котором для обеспечения высокого КПД используются высокопроизводительные интегрированные полевые транзисторы с крайне низким сопротивлением "сток-исток" в открытом состоянии (RDSon). Данный преобразователь представляет собой источник питания с выходом 1 В / 20 А и КПД, превышающим 88% при полной нагрузке. Дифференциальный контур управления не требует внешней компенсации, что в свою очередь позволяет уменьшить количество компонентов, необходимых для оптимальной работы устройства.контур управления с дифференциальным усилением

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Интегрированное звено питания с технологией NexFET и крайне низким сопротивлением "сток-исток" в открытом состоянии (RDSon); КПД свыше 88% при токе нагрузки 20 А
  • Высокая гибкость решения благодаря регулируемому опорному напряжению и программируемой частоте переключения
  • Дифференциальный контур управления не требует внешней компенсации
  • Нагрев менее 17°C при полной нагрузке и без применения искусственного воздушного охлаждения
  • Общая площадь решения менее 35 см2

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Референс-дизайн TIDA-00892 - это компактное решение, способное обеспечить изоляцию цепей питания DC и сигнальных цепей интерфейса RS-485. Дизайн содержит усиленный цифровой изолятор с интегрированным питанием в комбинации с коммуникационным трансивером RS-485.

Возможности:

• Небольшое комбинированное решение (одинаковое с чипом ISOW7841 посадочное место);
• Решение с одним источником питания (не требуется отдельное питание со стороны интерфейса);
• Уменьшенная стоимость BOM;
• Расширяемое для других полнодуплексных трансиверов RS-485 решение;
• Усиленный цифровой изолятор.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Приёмник с РЧ-дискретизацией захватывает сигналы непосредственно в радиочастотном (РЧ) диапазоне. При работе в нескольких диапазонах требуемые сигналы не являются сверхширокополосными, однако они расположены далеко друг относительно друга в пределах всего спектра. Данный базовый проект захватывает сигналы в разных РЧ-диапазонах и преобразует их в сигналы основной полосы в цифровом виде.

В данном базовом проекте демонстрируется работа двухканального 14-битного приёмника ADC32RF80 со скоростью передачи данных 3 Гбит/с с РЧ-дискретизацией для использования в телекоммуникационных системах. В данном устройстве на каждом канале используются два цифровых преобразователя с понижением частоты (digital down converter, DDC). Данные DDC имеют коэффициенты децимации от 8 до 32 и включают в себя 16-битный генератор с численным управлением для преобразования принятого сигнала в сигнал основной полосы. Благодаря высокой частоте выборок ADC32RF80 данный базовый проект способен захватывать сигналы в большей части РЧ-спектра, в котором присутствуют сигналы из разных диапазонов и потенциальные нежелательные помехи. DDC выступает в качестве независимого смесителя сигналов из различных диапазонов и генерирует сигнал основной полосы. Децимация позволяет уменьшить скорость передачи выходного сигнала, а также произвести цифровую фильтрацию требуемого диапазона частот для подавления помех и увеличения отношения «сигнал-шум». Данная функция является критически важной для телекоммуникационных приёмников высокого класса, в которых требуется наличие широкого динамического диапазона.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Решение с цифровым преобразователем с понижением частоты и децимацией
  • Конфигурация с подавлением помех
  • Решение малошумящего приёмника с широким динамическим диапазоном и РЧ-дискретизацией
  • Решение тактирования с низким уровнем фазового шума для АЦП с РЧ-дискретизацией

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В проекте TIDA-01230 приводится компактное решение, способное генерировать изолированное постоянное питание и одновременно с этим обеспечивать передачу данных по изолированному интерфейсу RS-232. Данный проект состоит из цифрового изолятора с увеличенным рейтингом изоляции и интегрированным преобразователем питания, работающего в паре с приёмопередатчиком с интерфейсом RS-232.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Малогабаритное решение, состоящее из комбинации устройств (его площадь немного больше, чем у устройства ISOW7842)
  • Решение с одним источником питания (для работы интерфейса не требуется использование отдельного источника питания)
  • Пониженная общая стоимость использованных в данном проекте компонентов
  • Возможна работа с другими приёмопередатчиками с интерфейсом RS-232

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
В проекте TIDA-01247 от компании TI демонстрируется упрощённая и эффективная сеть питания, предназначенная для работы с ADC32RFxx. Все три зоны питания аналого-цифрового преобразователя (АЦП) подключены к одному импульсному регулятору напряжения, чтобы обеспечить работу данной сети источников питания без использования линейного регулятора с низкой разницей между входным и выходным напряжениями (Low Dropout, LDO). Подобная конфигурация позволяет увеличить КПД и уменьшить общее количество используемых в данном решении компонентов без ухудшения характеристик АЦП.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • КПД источников питания увеличен более чем на 10%
  • Потребляемая мощность снижена приблизительно на 900 мВт
  • Уменьшенные габариты решения на базе DC/DC-преобразователя и уменьшенное общее количество использованных в нём компонентов по сравнению с решением на базе LDO-регулятора напряжения
  • Обеспечивает поддержание уровня характеристик АЦП
  • Поддерживает одно входное напряжение 5 В

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Данный проект состоит из сигнальной цепи аналогового аппаратного средства (Analog Front-End, AFE), предназначенной для использования с широкополосными приёмникам, на базе усилителя LMH2832 с переменным коэффициентом усиления и цифровым управлением и аналого-цифрового преобразователя (АЦП) ADS54J40. Данный проект прежде всего предназначен для применения в приёмниках систем стандарта DOCSIS 3.1 (в особенности конечных систем линии кабельного модема (Cable Modem Termination System, CMTS)) и поддерживает ширину полосы пропускания сигналов до 196 МГц. Данная схема соответствует требованиям стандарта DOCSIS 3.1 по фильтрации и обработке аналоговых сигналов, что позволяет системным разработчикам с лёгкостью задействовать её на стороне CMTS сигнального тракта.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Сигнальный тракт с фильтрацией постоянной составляющей, диапазоном частоты от 100 кГц до 200 МГц и шириной полосы пропускания сигналов 196 МГц для поддержки стандарта DOCSIS 3.1
  • Минимальное значение ОСШ 58 дБ (во всём масштабе) при ширине полосы пропускания 200 МГц и уровне входного сигнала АЦП -1 дБ (во всём масштабе)
  • Минимальное значение динамического диапазона, свободного от паразитных составляющих (Spurious Free Dynamic Range, SFDR), 58 дБ (во всём масштабе) при уровне входного сигнала АЦП -1 дБ (во всём масштабе)
  • Среднее значение тока потребления в активном режиме работы 1,71 А при работе от источника питания с подключением к настенной розетке и номинальным значением выходного напряжения 5 В
  • Скорость передачи выходных данных с АЦП по четырём линиям 5,0 Гбит/с с поддержкой подкласса 1 интерфейса JESD204B

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design demonstrates the correct way to design a two-sided DC/DC layout in an effort to achieve higher power-supply density. The design guide highlights common mistakes and how to avoid them, along with test results showing that proper implemenation of the TPS54824 device in a two-sided layout does not hinder performance. If the 8-A output of the TPS54824 buck converter is too much, this design can also use the TPS54424 device, a 4-A, pin-to-pin compatible alternative.
Возможности:

Input Range: 4.5 V to 17 V, 1.8 VOUT at 8-A IOUT Peak Efficiency: 94.7% at 5 VIN, 2-A IOUT Load Regulation: < ±0.04% Switching Frequency: 700 kHz Total Solution Size: 280 mm2

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
This reference design demonstrates various power sequencing configurations using load switches. By using integrated load switches, the timing of each voltage rail can be adjusted independently. Each voltage rail can be controlled without extensive processor intervention or external digital components. This design is useful in applications such as multi-function printers (MFPs) and set-top box (STB), where specific timing sequences are required to turn on various subsystems and processor rails.
Возможности:

Three different Power Sequencing configurations: CT Configuration, QOD configuration, and independent GPIO configuration Adjustible timing thresholds using CT and QOD pins Pin-to-pin footprints allow for swapping between multiple load switches for different voltage, current, and Ron requirements Load switches offer smaller solution size and lower component count when compared to Discrete MOSFET solutions

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design is a new human machine interface with LED animation and realizes a vivid lighting pattern on the LED ring with one TLC5955 LED driver.
Возможности:

Vivid Lighting Pattern With LED Ring Minimum Device Quantities in Multi RBG LED Modules System

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы

Сравнение позиций

  • ()