forward

Датчики изображения и радары

Описание:

В проекте PMP10601 генерируются все шины напряжений, необходимые для питания ППВМ серии Zynq® 7000 (XC7Z015) от Xilinx®. В данном проекте используются несколько последовательно подключённых модулей LMZ3, LDO-регуляторов напряжения и терминирующий регулятор DDR для обеспечения всех необходимых шин для питания ППВМ. В данном проекте также используется один LM3880 для секвенсирования напряжений питания при включении и выключении устройства. В данном проекте используется входное напряжение 12 В.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Генерирует все шины, необходимые для питания ППВМ серии Zynq® 7000 (XC7Z015) от Xilinx®
  • Данный проект оптимизирован для поддержки входного напряжения 12 В
  • Интегрированное секвенсирование напряжений питания при включении и выключении устройства
  • Поддержка памяти типа DDR3
  • Модульный дизайн для простоты использования

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Проект PMP10630 представляет собой полноценное решение системы питания с высокой плотностью мощности для ППВМ XCKU040 семейства Kintex® UltraScale™ от Xilinx®. В данном проекте для генерирования всех необходимых шин напряжений питания при малых габаритах решения 36 мм x 43 мм (1,4 дюйма x 1,7 дюйма) используется оптимальная связка из модулей семейства SIMPLE SWITCHER® и LDO-регуляторов напряжения. Данный проект включает в себя последовательный модуль LMZ31704 семейства LMZ3 для генерирования шины напряжения питания ядра и три последовательных наномодуля LMZ21700/1. В данном проекте организовано секвенсирование напряжений питания с использованием секвенсора LM3880, а также имеется опциональный источник питания для памяти DDR3 с использованием регулятора напряжения терминирования DDR LP2998. Данный базовый проект работает от постоянного входного напряжения 12 В, а общая выходная мощность составляет 6 Вт.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Полноценное решение системы питания для ППВМ XCKU040 семейства Kintex® UltraScale™ от Xilinx®
  • Простота дизайна и высокая плотность мощности благодаря использованию модулей питания семейства SIMPLE SWITCHER®
  • Простое и гибкое секвенсирование напряжений питания с использованием LM3880
  • Компактное решение с габаритами 1,4 дюйма x 1,7 дюйма (36 мм x 43 мм)
  • Генерирование напряжения терминирования DDR с использованием LP2998
  • Печатная плата данного базового проекта была протестирована, и к ней прилагаются отчёт о результатах тестирований и фалы проекта

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

PMP11064 представляет собой базовый проект AC/DC-источника питания с высоким КПД, универсальным диапазоном переменного входного напряжения и выходом 20 В / 20 А. Для обеспечения основного выхода 20 В / 20 А используются ККМ в переходном режиме с чередованием фаз и последовательный резонансный LLC-преобразователь. Для генерирования вспомогательного выхода используется обратноходовой преобразователь с управлением на первичной стороне и контроллером с интегрированным полевым транзистором. При переменном входном напряжении низкого уровня и полной нагрузке КПД данного проекта достигает значения 91,2%. При переменном входном напряжении высокого уровня и полной нагрузке КПД данного проекта достигает значения 93,1%.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Источник питания мощностью 400 Вт с ККМ в переходном режиме с чередованием фаз и последовательным резонансным LLC-преобразователем
  • КПД 91,2% при переменном входном напряжении 120 В с частотой 60 Гц и полной нагрузке
  • КПД 93,1% при переменном входном напряжении 230 В с частотой 50 Гц и полной нагрузке
  • Габариты печатной платы 100 мм x 200 мм
  • К данному проекту прилагается отчёт о результате тестирований
  • Возможность организации задержки с временем более 20 мс

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

PMP11282 представляет собой базовый проект AC/DC-источника питания с высоким КПД, универсальным диапазоном переменного входного напряжения и выходом 24 В/ 17 А. Для обеспечения основного выхода 24 В/ 17 А используются ККМ в переходном режиме с чередованием фаз и последовательный резонансный LLC-преобразователь. В качестве вспомогательного источника питания используется обратноходовой преобразователь с управлением на первичной стороне и контроллером с интегрированным полевым транзистором. При переменном входном напряжении низкого уровня и полной нагрузке КПД данного проекта достигает значения 91,98%. При переменном входном напряжении высокого уровня и полной нагрузке КПД данного проекта достигает значения 94,61%.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Источник питания мощностью 410 Вт с ККМ в переходном режиме с чередованием фаз и последовательным резонансным LLC-преобразователем
  • КПД 91,98% при переменном входном напряжении 120 В с частотой 60 Гц и полной нагрузке
  • КПД 94,61% при переменном входном напряжении 230 В с частотой 50 Гц и полной нагрузке
  • Габариты печатной платы 125 мм x 225 мм
  • К данному проекту прилагается отчёт о результатах тестирований
  • К данному проекту прилагается отчёт о результатах тестирований на наведённые ЭМП

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Данное типовое решение предназначено для обеспечения питанием AVS ядра в Keystone Multicore DSP, в основном серии C66x. В серии C66x используется технология Smart Reflex, что позволяет DSP управлять собственным питанием. Данная возможность реализована с использованием синхронного понижающего преобразователя (TPS56121) с управлением выходным напряжением через LM10010. LM10010 принимает 6-битный сигнал управления от DSP и подстраивает выходное напряжение TPS56121, который питает DSP.

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

PMP7804 - референс дизайн обеспечивает все шины питания, необходимые для питания ПЛИС Xilinx® KINTEX® 7. Дизайн использует модули питания SimpleSwitcher наряду с низковольтными синхронными понижающими регуляторами LM2121x для "простоты использования" и сокращения сроков разработки. Такой дизайн оптимизирован для питания 12 В.

 

Возможности:

  • Обеспечивает все необходимые шины питания для ПЛИС Xilinx® Kintex® 7 серии;
  • Дизайн оптимизирован для входного напряжения питания 12 В;
  • Модульный дизайн для простоты использования.

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Xilinx выбрала TI в качестве разработчика системы питания для ППВМ семейства Virtex 7 (наряду с другими аналоговыми решениями от TI). В данном проекте Вы найдёте схему электрическую принципиальную и перечень элементов для данного решения системы питания для Xilinx, реализованного на комплектах для разработки.

Данный базовый проект имеет характер аппаратного решения.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

В системе управления питанием Artix7 используются силовые модули, линейные регуляторы и контроллеры PMBus для обеспечения основным и вспомогательным питанием всех узлов ПЛИС, включая DDR память. Графический интерфейс пользователя позволяет отслеживать напряжения и токи на шинах питания.

Возможности:

  • Решение оптимизировано для работы от источника питания 12 В;
  • 2 контроллера PMBus управляют в общей сложности 9 линиями питания;
  • Модули питания поддерживают до 6 А выходного тока;
  • Трансиверы питаются от LDO с низким уровнем шума;
  • Синхронная динамическая энергозависимая DDR память с произвольным доступом позволяет хранить пользовательские код и данные;
  • Протестированное решение.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Компания Xilinx выбрала TI как поставщика решений питания для Kintex 7 FPGA (наряду с другими аналоговыми решениями от TI). Вы найдете схемы и BOM для решения Xilinx с использованием наборов разработчика.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Проект PMP8372 оптимизирован под малые габариты, и для генерирования как положительного, так и отрицательного выходных напряжений от источника напряжения 12 В / 24 В в нём используются понижающий модуль питания TPS84250 на верхней стороне печатной платы и силовой модуль с отрицательным выходным напряжением TPS84259 на нижней стороне печатной платы. Путём изменения номиналов резисторов выходные напряжения можно регулировать в диапазоне от +/-3 В до +/-15 В. Выходной ток на каждом из выходных каналов данного проекта может достигать значения 1 А. Для реализации малошумящего решения с высоким коэффициентом подавления пульсаций напряжения питания (PSRR) в данном проекте используются LDO-регулятор напряжения TPS7A4700 с положительным входным напряжением и LDO-регулятор напряжения TPS7A3301 с отрицательным входным напряжением, поэтому данное решение идеально подойдёт для питания усилителей с биполярными входами, преобразователей данных или других чувствительных к шумам аналоговых схем.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Широкий диапазон входного напряжения от 7 В до 40 В
  • Два выходных напряжения можно регулировать в диапазоне от +/-3 В до +/-15 В, и на каждом из выходных каналов выходной ток может достигать значения 1 А
  • LDO-регуляторы с высоким коэффициентом подавления пульсаций напряжения питания (PSRR): PSRR 80 дБ на положительном выходном канале при частоте 100 Гц и PSRR 72 дБ на отрицательном выходном канале при частоте 100 кГц
  • Уровень шума на положительном выходном канале: 7 мкВ (среднеквадратичное значение) при частотах 10 Гц и 100 кГц; уровень шума на отрицательном выходном канале: 30 мкВ (среднеквадратичное значение) при частотах 10 Гц и 100 кГц
  • Сверхмалошумящее решение для питания усилителей с биполярными входами, преобразователей данных или других чувствительных к шумам аналоговых схем

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

В базовом проекте PMP8709 представлен источник питания с универсальной топологией, который преобразует входное напряжение с диапазоном от 8 В до 32 В в выходное напряжение 13,5 В. Максимальное значение тока нагрузки составляет 2 А. На выходе данного проекта используются исключительно керамические конденсаторы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Данный проект был собран и протестирован
  • Исключительно керамические конденсаторы на выходе
  • Широкий диапазон входного напряжения
  • Опциональная функция отключения устройства при пониженном входном напряжении

Документация:
  • Схемотехника
  • BOM
Описание:

Проект PMP9335 предназначен для применения с ППВМ семейства Zynq от Xilinx, и в нём используются TPS84A20 и TPS84320. В данном проекте также используется внешний таймер с целью установления частоты переключения на значение 300 кГц. Кроме того, в данном проекте осуществляется управляемое секвенсирование шин напряжений питания при включении и выключении устройства.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Предназначен для применения с ППВМ семейства Zynq от Xilinx
  • Компактное и простое в использовании решение на базе модулей понижающих регуляторов напряжения TPS84A20 и TPS84320
  • Управляемое секвенсирование шин напряжений питания при включении и выключении устройства
  • Будучи предназначенным для использования в качестве подключаемого модуля, данный проект подразумевает использование дополнительной сглаживающей ёмкости или внешней печатной платы

Документация:
  • Схемотехника
  • BOM
Описание:

Базовый проект PMP9353 представляет собой полноценное решение источника питания для SoC-устройств семейства Cyclone V от Altera. В данном проекте используются несколько последовательно соединённых модулей LMZ3, два LDO и терминирующий регулятор DDR для обеспечения всех необходимых шин для питания SoC-микросхемы. Данный проект также корректно выполняет секвенсирование при включении.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Обеспечивает все необходимые шины для питания SoC семейства Cyclone V от Altera
  • Оптимизированный для поддержки входного напряжения 12 В проект
  • Прост в использовании благодаря интегрированным последовательно соединённым модулям питания LMZ3
  • Оптимальная комбинация переключающих регуляторов и LDO позволяет получить лучшую схему распределения энергии
  • Поддерживает устройства памяти DDR3
  • Данный проект был протестирован и готов к использованию в системе питания SoC семейства Cyclone V

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Базовый проект PMP9357 представляет собой полноценное решение питания для FPGA семейства Arria V от Altera. В данном проекте для организации всех необходимых шин питания для FPGA используются несколько синхронных понижающих преобразователей TPS54620, LDO, а также терминирующий регулятор DDR. Для правильного секвенсирования питания используется секвенсер/ монитор питания UCD90120A, которым можно управлять по I2C.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Имеет все необходимые шины питания для FPGA семейства Arria V от Altera
  • Проект оптимизирован для поддержки входа 5 В
  • Крайне высокая плотность установки компонентов на печатной плате, что позволяет уменьшить её габариты
  • Оптимальное сочетание импульсных регуляторов и LDO позволяет добиться наилучшего распределения питания
  • Поддерживает устройство памяти DDR3
  • Данный проект протестирован и готов к работе по организации питания для FPGA семейства Arria V

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The electrical performance of data converters depends on the cleanliness of their supply voltages. Linear regulators (LDOs) are commonly used but have low efficiency and high power loss, which is unsuitable for portable applications. Using a switch mode power supply (SMPS) instead, such as the TPS62231 and TPS62237, is a cost-effective and efficient power supply solution. Such a solution does not degrade the performance of the 12-bit ADS540x family of analog to digital converters (ADCs) and does not waste excessive power. The test report shows the Signal to Noise Ratio (SNR) and Spurious-Free Dynamic Range (SFDR) comparisons between the two power supplies, which demonstrate the same performance.

Возможности:

Efficiency increase from 47% to 83% Input current reduced from 620 mA to 350 mA No linear regulators (LDOs) required to cleanly power ADC 12-bit performance maintained Smaller DC/DC solution size than LDOs Supports 5-V input

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Благодаря использованию схемы восстановления постоянной составляющей OPA615 с широкой полосой пропускания в данном базовом проекте удалось реализовать высокопрецизионную схему выборки и хранения с широкой полосой пропускания для различных применений. Данную схему можно легко настроить под конкретное применение благодаря тому, что к ней прилагается полноценное руководство по проекту.

Возможности:

  • Полоса пропускания до 320 МГц
  • Напряжения питания +/-5 В, размах выходного напряжения компаратора +/-3,5 В, максимальный ток потребления около 14 мА
  • Спадание напряжения со скоростью от 0,17 мВ / мкс на конденсаторе ёмкостью 100 пФ
  • Инжектированный заряд всего лишь 40 фКл
  • Коэффициент подавления шумов при коммутации схемы выборки и хранения 100 дБ
  • Данный базовый проект был протестирован в лабораторных условиях и включает в себя файлы проекта и исчерпывающее руководство по проекту

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Референс дизайн, и связанный с ним код Verilog, может быть исользован в качестве отправной точки для взаимодействия ПЛИС Altera c высокоскоростными LVDS интерфейсами аналого-цифровых и цифро-аналоговых преобразователей.

 

Возможности:

  • Этот дизайн представляет собой исключительно прошивку и детельно обсуждается в целях понимания;
  • Пример кода Verilog является простой отправной точкой для высокоскоростных решений на основе ПЛИС;
  • Дизайн легко распространяется на другие высокоскоростные преобразователи данных TI;
  • АЦП и ЦАП разделены между собой на тот случай, если требуется только одно решение;
  • Временные ограничения интерфейса подробно обсуждаются для АЦП и ЦАП;
  • Прошивка протестирована с помощью доступных оценочных плат TI.

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

В применениях, в которых присутствуют битовые ошибки и, как следствие, ошибки в отсчётах (также называемые «искрящимися» кодами, ошибками в словах или ошибками в коде), важно иметь возможность измерять ошибки, вызванные данными битовыми ошибками. В инструкции по применению данной прошивки ППВМ предлагается способ точного измерения данных ошибок в течение неопределённого времени и приводится пример того, как подобное измерение может быть выполнено с использованием простой платформы на базе ППВМ. Код доступен по запросу для двух примеров, описанных в инструкции по применению.

Данный базовый проект имеет характер программного решения.

Возможности:

  • Позволяет понять, какие виды ошибок могут возникать и что они под собой подразумевают
  • Описание нового подхода к измерению ошибок в течение неопределённого времени для измерения истинного значения ошибки АЦП
  • Позволяет клиентам производить измерения битовых ошибок на их собственном стенде при других условиях
  • Прошивка доступна для бюджетной платформы на базе ППВМ от TI наряду с простым графическим интерфейсом пользователя для отслеживания ошибок в течение времени

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный базовый проект представляет собой руководство для системных разработчиков по схемотехнике и трассировке печатных плат с АЦП с частотами выборок свыше 1 GSPS. Используйте данный базовый проект вместе с технической документацией – последняя всегда является истиной в последней инстанции. Кроме того, базовая печатная плата ADC1xDxxxx(RF)RB делает данный базовый проект максимально полезным. Все исходные файлы проекта для данной базовой платы наряду с условными обозначениями АЦП для CAD/ CAE доступны для скачивания на веб-странице продукта или на странице проектов от TI. В данном документе под АЦП или АЦП с частотой выборок свыше 1 GSPS подразумеваются ADC12D1800RF, ADC12D1600RF, ADC12D1000RF, ADC12D800RF, ADC12D500RF, ADC12D1800, ADC12D1600, ADC12D1000, ADC10D1500, ADC10D1000, ADC12D1600QML и ADC10D1000QML.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • В данном документе рассматриваются вопросы аналогового входа, входа тактового сигнала и дизайна системы питания
  • Рассматриваются вопросы трассировки с точки зрения синхронизации различных устройств
  • Акцент на основных моментах, связанных со схемотехникой и трассировкой печатных плат с АЦП с частотами выборок свыше 1 GSPS
  • Приводятся примеры в виде файлов трассировки проекта

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TSW308x представляет собой пример проекта решения двухканального широкополосного приёмника-преобразователя «цифровой код – РЧ», который способен генерировать сигналы со смежным РЧ-спектром с полосой частот до 600 МГц. В данном системе представлен базовый пример того, как можно использовать DAC34x8x, интеллектуальный модулятор TRF3705 и LMK0480x для решения данной задачи. Данный базовый отладочный модуль в связке с картой захвата (такой как, например, TSW1400EVM) может быть использован для генерирования случайных сигналов узкополосных и широкополосных РЧ-сигналов. В данном проекте приводятся примеры конфигураций для генерирования тестовых сигналов, удовлетворяющих требованиям стандарта WCDMA.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение широкополосного передатчика с преобразованием «цифровой код – РЧ»
  • Генерирование сигналов со смежным РЧ-спектром с полосой частот до 600 МГц
  • Генерирование РЧ-сигналов с частотами от 3000 МГц до 4 ГГц
  • Интегрированные РЧ-усилитель и аттенюатор
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TSW1265EVM представляет собой пример проекта решения двухканального широкополосного приёмника-преобразователя «РЧ – цифровой код», который способен оцифровывать сигналы со спектром до 125 МГц. В данном системе представлено базовый пример того, как можно использовать ADS4249, LMH6521, LMK0480x и двухканальный смеситель для решения данной задачи. Данный базовый отладочный модуль в связке с картой захвата (такой как, например, TSW1400) может быть использован для захвата и анализа узкополосных и широкополосных сигналов. В данном проекте приводятся инструкции по изменению низких и промежуточных частот в соответствии с требованиями различных применений. TIDA-00073 был реализован с использованием аппаратного обеспечения TSW1265EVM.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение широкополосного приёмника с преобразованием «РЧ – цифровой код»
  • Возможность дискретизации с частотой до 125 МГц
  • Поддержка РЧ-сигналов с частотами от 1700 МГц до 2200 МГц (в зависимости от смесителя – возможность заменить смеситель на другой из того же семейства)
  • Интегрированный DVGA для управления коэффициентом усиления
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro для анализа

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект представляет собой широкополосный базовый проект комплексного приёмника и отладочную платформу, которая идеально подойдёт для использования в качестве приёмника с обратной связью для цифрового предыскажения передатчика. Сигнальная цепь данного отладочного модуля идеально подойдёт для применений с комплексной обратной связью с высокими частотами среднего диапазона и включает в себя комплексный демодулятор, а также двухканальный усилитель с цифровым управлением и переменным коэффициентом усиления (DVGA) LMH6521 и 12-битный двухканальный АЦП ADS5402 с частотой выборок 800 MSPS от TI. Благодаря возможности изменения интегрированных фильтрующих компонентов данную сигнальную цепь можно настроить для широкого ряда диапазонов частот. Данный отладочный модуль также включает в себя фильтр джиттера тактового сигнала LMK04808 c двумя контурами ФАПЧ и интегрированным генератором от TI для организации решения с малошумящим тактовым сигналом. Коэффициент усиления DVGA LMH6521 управляется с помощью графического интерфейса пользователя или посредством высокоскоростного разъёма с помощью ППВМ.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение комплексного широкополосного приёмника с преобразованием «РЧ – цифровой код»
  • Возможность дискретизации с частотой до 800 МГц
  • По умолчанию поддерживаются РЧ-сигналы с частотами от 1800 МГц до 2400 МГц, возможность поддержки диапазона от 700 МГц до 3 ГГц
  • Интегрированный DVGA для управления коэффициентом усиления
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro для анализа

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В проекте демонстрируется, как использовать активный интерфейс с выходом по втекающему току DAC5682Z – в число типовых применений такой системы входят аппаратные средства генераторов случайных сигналов. Данный отладочный модуль включает в себя DAC5682Z для осуществления цифро-аналогового преобразования, OPA695 для реализации активного интерфейса с использованием операционного усилителя с широкой полосой пропускания, а также THS3091 и THS3095 для демонстрации операционного усилителя с большим размахом напряжения. Также на печатной плате имеются CDCM7005, кварцевые генераторы, управляемые напряжением (VCXO) и источник опорного напряжения для генерирования тактового сигнала, а также линейные регуляторы для стабилизации напряжения. Связь с данным отладочным модулем осуществляется по интерфейсу USB с помощью программного графического интерфейса пользователя.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Пример высокопроизводительного аппаратного средства генератора случайных сигналов
  • Генерирования широкополосного сигнала с использованием DAC5682z
  • Имеется 1 широкополосный высокопроизводительный выход, способный управлять нагрузками с импедансом 50 Ом с использованием OPA695
  • Имеется высоковольтный выход с использованием THS3095 с максимальным размахом напряжения 30 В
  • Платформа для простой отладки с использованием TSW1400 и программного обеспечения для генератора испытательного сигнала

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Схемы аналоговых интерфейсов, представленные в данном базовом проекте, обычно используются для сопряжения цифро-аналоговых преобразователей (ЦАП) на базе источников тока и квадратурных модуляторов. Несмотря на то, что в данном базовом проекте в качестве примера высокоскоростного ЦАП от TI используется DAC348x, данные схемы с небольшими изменениями могут применяться и для других преобразователей на базе источников тока. DAC348x и аналоговый интерфейс TRF3705 по умолчанию устанавливаются на отладочные модули TSW308xEVM. И DAC348x, и TRF3705 спроектированы с одинаковыми постоянными напряжениями смещения и параметрами размаха переменного тока для обеспечения однородного интерфейса. Также описываются прочие топологии схем для соответствия другим постоянным напряжениям смещения и параметрам размаха переменного тока. Выбрав правильные напряжение смещения и параметры размаха переменного тока, разработчики использовать данные схемы в соответствии с требованиями их применений с целью обеспечения оптимальной работы системы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Проводится анализ интерфейса на TSW308x для демонстрации непосредственного подключения между DAC3484 и TRF3705
  • Демонстрируются и объясняются общие принципы сопряжения между ЦАП на базе источников тока и I/Q-модуляторами
  • Spice-модели TINA для различных сетей интерфейсов с постоянным и переменным током, а также интерфейсов с фильтрами с целью удовлетворения нужд заказчиков

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном базовом проекте демонстрируется способность высокоскоростного усилителя LMH6554 выполнять преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.

Базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоскоростное преобразование несбалансированного сигнала в дифференциальный при сохранении превосходных характеристик
  • Характеристики системы при управлении ADS4449 со стороны LMH6554:
    • первая зона Найквиста: динамический диапазон, свободный от паразитных составляющих (SFDR) – свыше 82 дБ в полной мощности сигнала (dBFs); отношение «сигнал-шум» (ОСШ) – свыше 71 dBFs;
    • вторая зона Найквиста: SFDR – свыше 80 dBFs; ОСШ – свыше 68 dBFs
  • Примеры интерфейсов с фильтрацией постоянной составляющей и без неё
  • Примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы
  • Указываются особенности дизайна источника питания усилителя для достижения наилучших характеристик системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном базовом проекте демонстрируется способность высокоскоростного THS4509 производить преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоскоростное преобразование несбалансированного сигнала в дифференциальный при сохранении превосходных характеристик
  • Характеристики системы при управлении ADS4449 со стороны THS4509:
    • первая зона Найквиста: динамический диапазон, свободный от паразитных составляющих (SFDR) – свыше 77 дБ в полной мощности сигнала (dBFs); отношение «сигнал-шум» (ОСШ) – свыше 71 dBFs;
    • вторая зона Найквиста: SFDR – свыше 69 dBFs; ОСШ – свыше 67 dBFs
  • Примеры интерфейсов с фильтрацией постоянной составляющей и без неё
  • Примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы
  • Указываются особенности дизайна источника питания усилителя для достижения наилучших характеристик системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект призван помочь системным разработчикам в понимании компромиссов и оптимизации реализации управления АЦП со скоростями передачи данных свыше 1 Гбит/с с использованием балуна для применений с высокой пропускной способностью. Под упомянутыми компромиссами понимаются конструкция балуна, вносимые потери, динамические характеристики, возможность изменения конфигурации и простота реализации. Топология и трассировка играют критически важную роль в оптимизации работоспособности системы, поэтому данные проекты позволят уменьшить циклы разработки.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Упрощает системный дизайн
  • Делает понятными режимы работы АЦП
  • Измеренные характеристики системы
  • Используется ряд балунов с высокой пропускной способностью
  • Демонстрирует вносимые компромиссы в зависимости от выбранного режима
  • Демонстрируется оптимизированная трассировка

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

JESD204B является новейшим веянием в цифровых интерфейсах для преобразователей данных. Данный интерфейс обладает преимуществами высокоскоростной последовательной цифровой технологии, что позволяет добиваться выгоды в виде, например, увеличенной пропускной способности канала. В данном базовом проекте акцент делается на одной из сложностей адаптации данного нового интерфейса: понимание и определение времени задержки связи. В данном примере определяется время задержки связи в системе, содержащей АЦП LM97937 от Texas Instruments и ППВМ семейства Kintex 7 от Xilinx.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Гарантированное определение времени задержки связи по интерфейсу JESD204B
  • Помогает понять компромисс между временем задержки связи и возможностью изменения времени задержки передачи последовательных данных
  • Возможность использования стандартного и процедурного подходов к определению времени задержки связи
  • Реализация интерфейса JESD204B с использованием АЦП ADC16DX370 или LM97937 от Texas Instruments и ППВМ семейства Kintex 7 от Xilinx

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

RS485 (изолированный, неизолированный) является популярным интерфейсом в сфере грид-инфраструктур и одной из главной опций в разрабатываемом в настоящее время оборудовании. TIDA-00308 позволяет быстро производить отладку и проводить процесс разработки с помощью устройств RS485 от TI в 3 различных случаях применения с помощью изолированного источника питания, который включён в этот проект. Кроме того, в руководстве пользователя приведены результаты испытаний данного проекта по стандартам IEC61000-4-2 (электростатический разряд) и IEC61000-4-5 (скачок напряжения).

 

Возможности:

  • В одном проекте приведены три сценария применений RS485
  • Доступны два изолированных питания, 5 В и 3,3 В
  • Статус передачи и приёма по RS485 отображается на светодиоде
  • Данный дизайн совместим со многими изолированными устройствами от TI для различных применений
  • Соответствует требованиям IEC-61000:
    • IEC-61000-4-2: электростатический разряд до 4 кВ (контакт)
    • IEC-61000-4-5: всплески напряжения до ±1 кВ
  • Нацелен на применения в качестве:
    • интерфейса с применением изолятора
    • неизолированного приёмопередатчика RS485
    • изолированного приёмопередатчика RS485

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Это решение демонстрирует модификации платы, требуемые для приложений с поддержкой высокой пропускной способности и высокой частоты, использующий текущий источник ЦАП DAC38J84 с модулятором TRF3704. TRF3704 – это модулятор 6 ГГц, поддерживающий широкие диапазоны модуляций. DAC38J84 – это конвертер 2,5 Гвыборок/с, поддерживающий базовый диапазон 600 MГц. Комбинация облегчает работу на частотах и с пропускной способностью, которые ранее были недостижимы для высокопроизводительных систем связи.

Возможности:

  • Поддержка полосы пропускания 600 МГц, соответствующей полосы пропускания радиочастотного диапазона 1,2 ГГц;
  • Работа до 6 ГГц с хорошим коэффициентом усиления и линейностью характеристики;
  • Обеспечивает правильное преобразование сетевого интерфейса ЦАП для модулятора;
  • Обеспечивает резервирование для LPF между ЦАП и модулятором;
  • Вносит изменения для обеспечения плоской частотной характеристики ББ для приложений с высокой пропускной способностью;
  • TSW38J84 - это типовое решение с графическим интерфейсом, которое можно купить; любые изменения могут быть простестированы на этой отладочной плате.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Применение методов выравнивания – это эффективный способ компенсирования потерь в канале передачи по последовательному интерфейсу JESD204B в преобразователях данных. В данном базовом проекте использован ADC16DX370, сдвоенный 16-битный аналого-цифровой преобразователь (АЦП) на 370 MSPS, в котором используется метод выравнивания с ослаблением для подготовки последовательных данных для передачи со скоростью 7,4 Гбит/с. У пользователя существует возможность оптимизировать ослабление (DEM) и размах выходного напряжения (VOD) выходного драйвера, чтобы эти параметры канала находились в обратно пропорциональной зависимости. Эксперименты показывают чистый приём сигнала на расстоянии 20 дюймов с использованием материала FR-4.

Возможности:

  • Позволяет добиться высокоточной работы последовательного интерфейса JESD204B с учётом использования недорогих материалов печатной платы
  • Дает возможность прийти к пониманию ограничений, которые накладывают каналы с потерями, и освоить методы выравнивания для снятия этих ограничений
  • Использовать выверенный подход к оптимизации параметров выравнивания ADC16DX370
  • Базовый проект протестирован и включает в себя отладочный модуль, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект представляет собой бюджетное высокопроизводительное решение генератора тактового сигнала для преобразователей данных с частотой выборок свыше 1 GSPS. В данном базовом проекте рассматривается использование малошумящего синтезатора частоты TRF3765, генерирующего тактовый сигнал для аналого-цифрового преобразователя с частотой выборок 4 GSPS (ADC12J4000). Эксперименты показывают соответствие заявленным в технической документации значениям ОСШ (SNR) и динамического диапазона, свободного от паразитных составляющих (SFDR).

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Диапазон частоты от 300 МГц до 4,8 ГГц
  • Малошумящий ГУН: фазовый шум около 133 дБн/Гц
  • Низкий уровень джиттера: 0,35 пс
  • Данный базовый проект был протестирован и включает в себя отладочную печатную плату, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Растущий спрос на беспроводные сети для обеспечения быстрой передачи данных пользователям увеличивает производительность приемопередающего оборудования для обеспечения достаточной пропускной способности и поддержки крупнейших стандартизированных несущих частот (с агрегацией частот в некоторых случаях), а также достаточную чувствительность приемника и динамический диапазон для работы в присутствии сильных блокирующих сигналов в рабочем окружении.

Это решение от TI описывает подсистему RF-приемника с 16-битным сэмплером, пропускная способность которого превышает 100 МГц, включающую понижающий микшер, цифровой усилитель с переменным коэффициентом усиления (DVGA), высокоскоростной конвейерный аналого-цифровой преобразователь (ADC), гетеродин (LO), RF-синтезатор и тактовый генератор устранения джиттера.

 

Возможности:

  • Реализует подсистему RF супергетеродинного приемника с входным диапазоном частот 700-2700 МГц, шириной полосы пропускания 100 МГц и 16-битным АЦП;
  • Ускоряет время разработки беспроводной связи, программного обеспечения для радио, военных или тестово-измерительных приложений с проверкой IF сигналов цепи;
  • Оценить этот дизайн легко с поддержкой сбора данных и инструментов анализа;
  • Эта конструкция протестирована и включает оценочный модуль (EVM), приложение для настройки и руководство пользователя.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект TSW38J84 EVM представляет собой платформу для демонстрации решения двухканального передатчика с интегрированным резонатором. В данном базовом проекте используется устройство 2.5 GSPS DAC38J84 с высококлассными модуляторами: TRF3722 (с интегрированными PLL/ VCO) и TRF3705. TRF3722 и TRF3705 можно объединить для создания двухканального решения, в котором TRF3722 будет выступать в роли локального резонатора (LO) для обоих модуляторов. Интерфейс связи между DAC38J84 и модуляторами, а также методы измерения характеристик совместной работы ЦАП и модуляторов могут варьироваться. Приведённые результаты измерений включают в себя измерения полосы пропускания, выходной точки пересечения третьего порядка, искажения гармоник и подавления частот за пределами полосы пропускания.

Возможности:

  • Полноценное решение двухканальной передачи «биты-РЧ» и использованием интерфейса JESD204B
  • Платформа для тестирования 2.5 GSPS DAC38J84 с двумя высококлассными модуляторами
  • Выходная частота TRF3722 и TRF3705 достигает 4 ГГц
  • Решение с поддержкой полосы пропускания до 1 ГГц
  • Решение двухканальной передачи для современных систем связи, военного назначения и контрольно-измерительных приборов

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Проект TIDA-00419 от TI представляет собой пример подсистемы приёмного тракта гидролокатора с использованием интегрированного аналогового аппаратного средства (Analog Front End, AFE) AFE5809. AFE5809 имеет 8 каналов для обработки аналоговых сигналов (МШУ + аттенюатор, управляемый напряжением + усилитель с программируемым КУ) и цифровой обработки (АЦП + цифровой демодулятор), благодаря чему достигается высокий уровень интеграции приёмного тракта системы и становится доступной высокоточная визуализация с помощью эхолокации в высококлассных гидролокационных системах. В данном базовом проекте демонстрируется подсистема гидролокатора с изменённой относительно AFE5809EVM схемой электрической принципиальной. Отчёт о результатах тестирований, прилагаемый к данному проекту, составлен на базе связки из полноценного AFE5809EVM, карты захвата ППВМ TSW1400EVM и их соответствующих программных графических интерфейсов пользователя, которая была организована с целью симуляции полноценного решения приёмного тракта, способного производить высокоточные измерения.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Возможность измерения сигналов гидролокатора в диапазоне частот 30 кГц – 32,5 МГц
  • Цифровой демодулятор для детектирования огибающей и формирования диаграммы направленности
  • Переменная частота выборок (диапазон 10 MSPS – 65 MSPS) с возможностью синхронизации с внешним тактовым сигналом
  • Переменный коэффициент усиления (диапазон 4 дБ – 54 дБ)
  • Переменный входной импеданс
  • Данный проект был протестирован и включает в себя опорные материалы, в том числе схему электрическую принципиальную и перечень элементов

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Широкополосные радиочастотные приемники позволяют значительно расширить возможности радиоаппаратуры. Широкая полоса пропускания позволяет гибко настраивать каналы без внесения изменений в аппаратную часть, а так же принимать несколько каналов на разных частотах одновременно.

Данное типовое решение – широкополосный радиочастотный приемник с АЦП с частотой дискретизации 4 Гвыб./с, дифференциальным усилителем с частотой пропускания от 0 до 8 ГГц. Данный дифференциальный усилитель позволяет работать с низкочастотным сигналом, вплоть до постоянного тока, что невозможно при использовании согласующего трансформатора.

 

Возможности:

  • Типовое решение с полосой пропускания 2 ГГц
  • Поддерживает работу с постоянным током
  • Поддерживает несимметричный и дифференциальный вход
  • Решение включает в себя полноценную систему тактирования и питания

Документация:
  • Схемотехника
  • BOM
Описание:

В проекте системного уровня показано, как можно синхронизировать друг с другом два отладочных модуля (EVM) с помощью платформы VC707 от Xilinx. В документации данного проекта описываются необходимые аппаратные изменения и конфигурации устройств, включая схему тактирования. Для каждого EVM приводятся примеры файлов конфигурации. Описана прошивка FPGA, а также приведены соответствующие параметры конфигурации IP-блока от Xilinx. Продемонстрированы и проанализированы данные, снятые с актуального аппаратного обеспечения, согласно которым достигнута синхронизация в пределах 50 пс без использования особых кабелей или откалиброванных задержек распространения сигнала.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Демонстрация типовой радиолокационной подсистемы с фазированными решётками с синхронизацией АЦП с частотами выборки более 1 GSPS с интерфейсом JESD204B
  • Детально описывается применение тактового решения LMK04828
  • По результатам тестов достигнута синхронизация в пределах 50 пс без использования особых кабелей или откалиброванных задержек распространения сигнала
  • Описывается разработка прошивки Xilinx для получения клиентами полного понимания требований
  • Данная подсистема протестирована и включает в себя примеры файлов конфигурации

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В распространённом методе определения местоположения излучателей используется информация об амплитуде и сдвиге фаз сигнала, полученного от массива распределённых в пространстве датчиков. Для подобных систем важно получить детерминированное соотношение между фазами сигналов от отдельных датчиков для минимизации ошибок в измеренных ими данных. В данном проекте рассматривается вопрос о том, как возможно синхронизировать несколько аналого-цифровых преобразователей (АЦП) с интерфейсом JESD204B таким образом, чтобы данные в виде выборок, получаемые от АЦП, были выровнены по фазе.

Возможности:

  • Синхронизированные АЦП с частотой дискретизации 2*109 выборок/сек, работающие на частоте 3,072 ГГц
  • Система имеет возможность работать с более чем 2 АЦП
  • Расхождение по фазе менее 1 периода тактового сигнала АЦП
  • Простой в использовании программный интерфейс для управления и сбора данных
  • Отличные показатели АЦП по паразитным составляющим и шуму на частоте 3,072 ГГц
  • Данный проект был протестирован и включает в себя программное обеспечение, демонстрационное аппаратное обеспечение и руководство по проекту

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В базовом проекте ADC12D1600RFRB представлена платформа для демонстрации применения высокоскоростного оцифровывающего устройства, которое имеет функции генерирования тактового сигнала, управления питанием и обработки сигнала. В данном базовом проекте используются устройство ADC12D1600RF с частотой выборок 1,6 GSPS, интегрированная ППВМ семейства Virtex 4 от Xilinx и высокопроизводительный синтезатор тактовых сигналов LMX2531 для соответствия системным требованиям высокоскоростного оцифровывающего устройства с эффективным разрешением 9 бит.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • 2 канала аналого-цифрового преобразования с частотой выборок 1 GSPS
  • Эффективное разрешение свыше 9 бит в широком диапазоне частоты входного сигнала
  • Прототип бюджетного двухканального высокоскоростного оцифровывающего устройства для тестовых и измерительных систем

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данная печатная плата позволяет использовать LMH5401 в качестве усилителя с низким коэффициентом усиления или в качестве аттенюатора.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Передача сигнала без фильтрации постоянной составляющей
  • Минимальный коэффициент усиления 0,5 В / В
  • Раздельные шины питания
  • Полоса пропускания 6 ГГц

Документация:
  • Схемотехника
  • BOM
Описание:

Базовый проект TIDA-00531 имеет функцию динамического масштабирования напряжения (DVS) в качестве решения управления питанием для обеспечения ядра ЦП/ ЦСП напряжениями питания.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Программируемое выходное напряжение с диапазоном от 1,2 В до 1,6 В с 90 промежуточными значениями
  • Выходное напряжение программируется по стандартному интерфейсу I2C
  • Функция включения и отключения выходного напряжения
  • Высокий коэффициент подавления пульсаций напряжения питания
  • Выходной ток до 800 мА
  • Схема данного проекта была протестирована и включает в себя подробное руководство проекта, данные о результатах тестирования и файлы проекта

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Базовый проект модуля с двумя изолированными универсальными аналоговыми входными каналами для программируемых логических контроллеров (PLC) TIDA-00550 характеризуется точностью и гибкостью. С помощью данного проекта TI в связке с сенсорными передатчиками имеется возможность измерять стандартные входные напряжения и токи, а также подключать термопары, термосопротивления и токовые петли 4-20 мА. Имея всего четыре входных терминала, данный проект подойдёт для приложений, в которых одновременно предъявляются требования к минимально возможной занимаемой площади, высокой степени гибкости и производительности.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Измерение напряжения до ±12 В
  • Измерение тока до ±55 мА
  • Поддержка термопар, а также 2-, 3- и 4-проводных термосопротивлений
  • Питание от токовой петли 4-20 мА
  • Точность: менее 0,02% (при температуре 25°C); менее 0,05% (в диапазоне температур (-35°C...85°C)
  • Устройство класса 2 согласно IEC61000-4-5 (±1 кВ при сопротивлении нагрузки 42 Ом)

Возможность заказа
  • Заказать PCB
Документация:
  • Схемотехника
  • BOM
Описание:

Проект представляет собой широкополосный интегрированный генератора беспрерывных РЧ-сигналов с диапазоном частот 9,8 ГГц и низким уровнем фазового шума, в котором используется гибкий метод подавления паразитных составляющих. Уровень выходной мощности может задаваться в диапазоне от -32 дБм до 14,5 дБм с шагом 0,5 дБ. Данный генератор сигналов может быть использован в качестве локального генератора в таких применениях, как аналоговые и векторные генераторы сигналов, а также в качестве генератора тактовых сигналов для РЧ-АЦП. Проектом TIDA-00626 можно управлять с любого ПК посредством интерфейса USB2ANY от TI, а также с помощью LaunchPad микроконтроллера MSP430F5529.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Интегрированный широкополосный синтезатор частот с выходным диапазоном от 0,02 ГГц до 9,8 ГГц
  • Низкий уровень фазового шума; фазовый шум синтезатора на частоте 6 ГГц на уровне -110 дБн/Гц при отстройке частоты 100 кГц и на уровне -132 дБн/Гц при отстройке частоты 1 МГц
  • Малошумящий синтезатор частоты, уровень паразитных составляющих в пределах полосы пропускания -75 дБн
  • Программируемый уровень выходной мощности в диапазоне от 14,5 дБм до -32 дБм с шагом 0,5 дБ
  • Гибкое подавление паразитных составляющих с использованием LMK61E2

Документация:
  • Схемотехника
  • BOM
Описание:

В базовом проекте представлена широкополосная система преобразования несбалансированных сигналов в дифференциальные, предназначенная для систем как без фильтрации постоянной составляющей, так и с ней. Данный проект позволяет отладить работу каскады из LMH5401 и LMH6401, а также в нём объясняется принцип работы данной системы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Полоса пропускания 4,5 ГГц и максимальный коэффициент усиления по напряжению 30 дБ
  • Диапазон коэффициента усиления 32 дБ с цифровым управлением и шагом 1 дБ
  • Система преобразования несбалансированных сигналов в дифференциальные с входным сопротивлением 50 Ом для систем как без фильтрации постоянной составляющей, так и с ней
  • Выходная точка пересечения третьего порядка (OIP3) при сопротивлении нагрузки 50 Ом:
    • 40 дБм при частоте 500 МГц;
    • 33 дБм при частоте 1 ГГц
  • Возможность управления выходным синфазным напряжением: VMID ±0,5 В
  • Компактный проект, который идеально подходит для переносных устройств благодаря низкой рассеиваемой мощности 645 мВт

Документация:
  • Схемотехника
  • BOM
Описание:

На печатной плате объединены в каскад два усилителя LMH5401 или LMH3401 для увеличения коэффициента усиления или увеличения смещения синфазного сигнала.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Передача сигнала без фильтрации постоянной составляющей
  • Два усилителя LMH5401 (или LMH3401)
  • Независимые напряжения питания для каждого усилителя
  • Полоса пропускания до 8 ГГц
  • Коэффициент усиления 20 дБ или выше
  • Одно или два напряжения питания

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Референс дизайн, реализовывающий законченный 120 МГц широполосный оптический фронт-энд, заключающий в себе высокоскоростной трансимпедансный усилитель, дифференциальный усилитель и высокоскоростной 14-битный АЦП 160 MSPS с интерфейсом JESD204B. Дизайн включает в себя все необходимое программное и аппаратное обеспечение для оценки производительности системы по отклику на высокоскоростные оптические импульсы, генерируемые лазерным драйвером и диодом для решений, включающих оптическую временную рефлектометрию.

 

Возможности:

  • Оптический фронт-энд с демонстрацией производительности системы;
  • Высокоскоростная сигнальная часть с полосой пропускания более 120 МГц;
  • Высокоскоростной трансимпедансный усилитель для преобразования тока в напряжение, а также дифференциальный усилитель, управляющий высокоскоростным 14-битным АЦП;
  • Драйвер сверхбыстрого лазерного светодиода и лазерный светодиод для генерирования сигнала Tx;
  • Фронт-энд на основе лавинного фотодиода с высоковольтным источником питания на борту;
  • Гибкость и простота замены компонентов в оптической части, усилителе и АЦП.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Базовый проект TIDA-00783.1 представляет собой модуль питания с тремя выходами и широким диапазоном входного напряжения. Он генерирует выходные напряжения 3,3 В, 1,8 В и 1,2 В при общей мощности 6 Вт. Трассировка данной печатной платы оптимизирована по габаритам, благодаря чему данный модуль подходит для применения в ограниченных по габаритам системах.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Модуль питания LMZ36002 с широким диапазоном входного напряжения (от 4,5 В до 60 В), интегрированным дросселем и выходным током 2 А
  • Наномодуль LMZ20502 с интегрированным дросселем
  • Широкий диапазон входного напряжения (от 4,5 В до 40 В)
  • Проект модуля питания с минимальным количеством внешних компонентов
  • Компактное решение площадью 400 мм2
  • Данная печатная плата была протестирована, и к ней прилагаются файлы проекта и отчёт о результатах тестирований

Документация:
  • Схемотехника
  • BOM
Описание:
В данном проекте демонстрируется подход к построению радарной системы с приёмником с непосредственной РЧ-дискретизацией, который работает в S-диапазоне и в котором используется 14-битный аналого-цифровой преобразователь (АЦП) ADC32RF45 с частотой выборок 3 GSPS. РЧ-дискретизация позволяет упростить систему благодаря устранению операции понижения частоты, а благодаря использованию высокой частоты дискретизации данный проект характеризуется повышенной полосой пропускания сигналов. Данный подход демонстрируется путём создания приёмника на базе спецификаций для радаров систем управления воздушным движением ASR-11.

Базовый проект имеет характер аппаратного решения.
Возможности:

  • Базовый проект радарной системы в S-диапазоне с использованием архитектуры на основе РЧ-дискретизации
  • Пример анализа схемы с использованием АЦП с РЧ-дискретизацией
  • Измерения для подтверждения расчётов
  • Специфические измерения параметров радарной системы со схемой детектирования
  • Поддержка мгновенной полосы пропускания сигналов свыше 1 ГГц

Документация:
  • Схемотехника
  • BOM
Описание:

В данном базовом проекте рассматривается использование и работа цифрового высокоскоростного усилителя с переменным коэффициентом усиления LMH6401 с целью управления высокоскоростным аналого-цифровым преобразователем (АЦП) ADS54J60. В данном проекте рассматриваются и измеряются различные опции для синфазных напряжений, напряжений питания и интерфейсов, в том числе передача сигнала с фильтрацией постоянной составляющей и без неё, благодаря чему данный проект удовлетворяет требованиям ряда применений.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Малошумящий усилитель с переменным коэффициентом усиления
  • Двухканальный высокоскоростной АЦП
  • Передача сигнала с фильтрацией постоянной составляющей и без неё
  • Полноценное решение тактирования
  • Протестированный базовый проект, который включает в себя отладочную плату, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-00976 TI Design is a high-speed current-to-voltage circuit. This design is optimized for current-sense applications that require high-speed current measurements in the positive supply rail for voltages from 5 to 30 V. This design will reduce the common-mode voltage from 30 V and produce an output voltage centered at 2.5 V for sampling with an analog-to-digital converter (ADC). The output common mode can be easily changed by using different precision references.
Возможности:

Bandwidth > 15 MHz Convert Current-to-Voltage High-Side Voltage Range from 5 to 30 V Flexible Output Common-Mode Voltage

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
С целью дополнительного увеличения диапазона, скорости передачи данных и надёжности современных систем мобильной связи системные разработчики продолжают уделять всё больше внимания системах передатчиков с несколькими антеннами, чтобы добиться одновременно пространственного разнесения и пространственного мультиплексирования. Подобные реализации характеризуются лучшей компенсацией потерь в тракте и эффекта многолучевого распространения сигналов в конкретной среде. Данные реализации также способствуют увеличению диапазона, скорости передачи данных и надёжности. Многоантенные системы с фазированными антенными решётками также позволяют лучше фокусировать энергию передатчика, и при увеличении диапазона передачи сигналов потенциально возможно уменьшить габариты антенны системы. Всё в большее количество систем мобильной связи и радарных систем интегрируют многоантенные передатчики.
В подобных реализациях многоантенной передатчиков каждому передатчику требуются цифро-аналоговые преобразователи (ЦАП) для преобразования цифровых бит в РЧ. Несколько передатчиков и соответствующая им антенна также должны быть синхронизованы по времени. В данном проекте может использоваться DAC3xJ8x с интерфейсом JESD204B подкласса 1, который имеет возможность синхронизации с несколькими устройствами DAC3xJ8x. DAC3xJ8x представляет собой высокоскоростной 16-битный ЦАП с частотой выборок до 2,8 GSPS. Возможности DAC3xJ8x позволяют упростить синхронизацию устройств и проектирование многоантенной системы передатчика.

Базовый проект имеет характер аппаратно-программного решения.
Возможности:

  • Высокоскоростная передача данных
  • Цифро-аналоговое преобразование с высокой частотой выборок
  • Поддержка интерфейса JESD204B подкласса 1
  • Возможность синхронизации нескольких устройств
  • Синхронизированное распределение тактовых сигналов

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-01015 is a clocking solution reference design for high speed direct RF sampling GSPS ADCs. This design showcases the significance of the sampling clock to achieve high SNR for 2nd Nyquist zone input signal frequencies. ADC12J4000 is a 12-bit, 4-GSPS RF sampling ADC with 3-dB input bandwidth of 3.2 GHz capable of capturing signals up to 4 GHz. This design highlights a clocking solution for the ADC12J4000 using TRF3765, to achieve high SNR performance at high input frequencies used in applications such as digital storage oscilloscopes (DSO) and wireless testers.
Возможности:

12-bit, 4-GSPS RF sampling ADC clocking solution Up to 4-GHz input signal capture capability JESD204B compliant low-phase noise clocking solution for RF sampling ADC

Документация:
  • Схемотехника
  • BOM
Описание:
TIDA-01016 is a clocking solution for high dynamic range high speed ADC. RF input signals are directly captured using the RF sampling approach by high speed ADC. TheADC32RF45 is a dual- channel, 14-bit, 3-GSPS RF sampling ADC. The 3-dB input bandwidth is 3.2 GHz, and it captures signals up to 4 GHz. This design showcases the clocking solution using the LMX2582, to achieve the best SNR performance of ADC32RF45 at higher input frequencies used in microwave backhaul applications.
Возможности:

3 GHz low-phase noise clocking solution for RF sampling ADC with >51 dB SNR @ 3.65 GHz input 4GHz high frequency input signal capture capability Large signal bandwidth, high dynamic range RF sampling receiver solution

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDA-01017 reference design demonstrates the performance of a clocking solution for a high speed multi-channel system, analyzed by measuring the channel to channel skew for the entire input frequency range of the RF sampling ADC. Channel to channel skew is critical for phased array radar and oscilloscope applications. The ADC12J4000 is a low power, 12-bit, 4-GSPS RF-sampling analog to digital converter (ADC) with a buffered analog input, integrated digital down Converter, features a JESD204B interface, and it captures signals up to 4GHz. This design showcases the clocking solution using the LMK04828, to achieve the synchronization between multiple ADC12J4000 signal chains using synchronized SYSREF.
Возможности:

Synchronization of multi-channel high speed ADCs RF sampling ADC clocking solution 4GHz high frequency input signal capture capability Low-phase noise clocking solution for RF sampling ACC

Документация:
  • Схемотехника
  • BOM
Описание:
High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 wideband PLL with integrated VCOs to generate a 10 MHz to 15 GHz clock and SYSREF for JESD204B interfaces. The 10 KHz offset phase noise is < -104 dBc/Hz for a 15 GHz clock frequency. By using TI’s ADCDJ3200 high speed converter EVMs, a board-to-board clock skew of <10ps is achieved and a SNR of 49.6 dB with a 5.25 GHz input signal. All key design theories are described, guiding users through the part selection process and design optimization. Finally, schematic, board layout, hardware testing, and results are also presented.
Возможности:

Up to 15GHz sample clock generation Multi-channel JESD204B compliant clock solution Low phase noise clocking for RF sampling ADC/DAC Configurable phase synchronization to achieve low skew in multi-channel system Supports TI’s high-speed converter and capture cards (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:
This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew and deterministic latency. This reference design demonstrates multi-channel AFE and clock solution using high speed data converters with JESD204B, high speed amplifiers, high performance clocks and low noise power solutions to achieve optimum system performance
Возможности:

3.2 Gsps, 1.5 GHz multi- channel high speed analog front for high performance receiver < 5 ps clock skew between channels Multi-channel JESD204B complaint clock solution Scalable platform for pin compatible ADC12DJxx00 family Supports TI’s high-speed converter and capture cards (TSW14J56 / TSW14J57)

Документация:
  • Схемотехника
  • BOM
Описание:
High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports high channel count JESD204B synchronized clocks using one master and multiple slave clocking devices. This design provides multichannel JESD204B clocks using TI’s LMK04828 clock jitter cleaner and LMX2594 wideband PLL with integrated VCOs to achieve clock-to-clock skew of <10 ps. This design is tested with TI’s ADC12DJ3200 EVMs at 3 GSPS, and a channel-to-channel skew of < 50 ps is achieved with improved SNR performance. All key design theories are described to guide users through the part selection process and design optimization. Finally, schematics, board layouts, hardware testing, and test results are included.
Возможности:

High frequency (GSPS) sample clock generation High channel count and scalable JESD204B compliant clock solution Low phase noise clocking for RF sampling ADC/DAC Configurable phase synchronization to achieve low skew in multi-channel system Supports TI’s high-speed converter and capture cards (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:
High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports scaling up JESD204B synchronized clocks in daisy chain configuration. This design provides multichannel JESD204B clocks using TI’s LMK04828 clock jitter cleaner and LMX2594 wideband PLL with integrated VCOs to achieve clock-to-clock skew of <10 ps. This design is tested with TI’s ADC12DJ3200 EVMs at 3 GSPS, and a channel-to-channel skew of < 50 ps is achieved with improved SNR performance. All key design theories are described to guide users through the part selection process and design optimization. Finally, schematics, board layouts, hardware testing, and test results are included.
Возможности:

High frequency (GSPS) sample clock generation High channel count and scalable JESD204B compliant clock solution Low phase noise clocking for RF sampling ADC/DAC Configurable phase synchronization to achieve low skew in multi-channel system Supports TI’s high-speed converter and capture cards (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:
The TIDA-01051 reference design is used to demonstrate optimized channel density, integration, power consumption, clock distribution and signal chain performance of very high channel count data acquisition (DAQ) systems such as those used in automatic test equipment (ATE). Using serializers, such as TI’s DS90C383B, to combine many simultaneously sampling ADC outputs into several LVDS lines dramatically reduces the number of pins the host FPGA must process. As a result, a single FPGA can process a significantly increased number of DAQ channels and board routing complexity is greatly reduced.
Возможности:

Two 20 bit SAR ADC channels (expendable up to 28) Three level MUX tree (up to 64 channels per ADC) Highlights throughput improvements using serialized ADC output data Modular front-end reference design for high channel count systems that can be repeated Up to +/-12V input signal (+/-24Vpp differential)

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDA-01054 reference design helps eliminate the performance degrading effects of EMI on Data Acquisition (DAQ) systems greater than 16 bits with the help of the LM53635 buck converter. The buck converter enables the designer to place power solutions close to the signal path without the unwanted noise degradation of EMI while saving board space. This design allows for a system SNR performance of 100.13 dB using a 20-bit, 1-MSPS SAR ADC, which almost matches the 100.14 dB SNR performances when using external power sources.
Возможности:

Power design minimizing DC to DC EMI impact on system performance Two 20-bit SAR ADC channels Modular front-end reference design for high channel count systems that can be repeated Up to +/-4V input signal (8Vpp differential)

Документация:
  • Схемотехника
  • BOM
Описание:

Архитектура с РЧ-дискретизацией представляет собой альтернативу традиционной супергетеродинной архитектуре. Аналого-цифровой преобразователь (АЦП) с РЧ-дискретизацией работает с высокой частотой выборок, преобразуя сигналы непосредственно из радиочастотных (РЧ) в цифровые. Благодаря высокой частоте выборок данная архитектура с РЧ-дискретизацией поддерживает крайне широкие полосы пропускания сигналов. Увеличение полосы пропускания позволяет увеличить ёмкость системы, что в свою очередь позволяет добиться более быстрой передачи данных или бо?льших возможностей по доступу пользователей.

В данном базовом проекте используется ADC32RF45, который представляет собой 14-битный АЦП с частотой выборок до 3 GSPS. Максимальная полоса пропускания сигналов определяется значением частоты выборок АЦП, делённым на два. В данном базовом проекте полоса пропускания сигналов превышает 1 ГГц. Максимальное значение входной частоты определяется входной полосой пропускания входных буферов АЦП и входных трансформаторов. Данный базовый проект позволяет непосредственно принимать РЧ-сигналы с частотой несущей до 4 ГГц, что позволяет использовать данный проект в системах всех ключевых диапазонах связи, а также в радарных системах S-диапазона. Данный проект включает в себя оптимизированное решение системы тактирования для сохранения последовательного интерфейса JESD204B и достижения высочайшего с=отношения «сигнал-шум» (ОСШ).

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Решение на базе АЦП с РЧ-дискретизацией с частотой выборок 3 GSPS
  • Полоса пропускания сигналов 1 ГГц (и выше)
  • Решение малошумящего приёмника с широким динамическим диапазоном и РЧ-дискретизацией
  • Решение системы тактирования с низким уровнем фазового шума для АЦП с РЧ-дискретизацией

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Приёмник с РЧ-дискретизацией захватывает сигналы непосредственно в радиочастотном (РЧ) диапазоне. При работе в нескольких диапазонах требуемые сигналы не являются сверхширокополосными, однако они расположены далеко друг относительно друга в пределах всего спектра. Данный базовый проект захватывает сигналы в разных РЧ-диапазонах и преобразует их в сигналы основной полосы в цифровом виде.

В данном базовом проекте демонстрируется работа двухканального 14-битного приёмника ADC32RF80 со скоростью передачи данных 3 Гбит/с с РЧ-дискретизацией для использования в телекоммуникационных системах. В данном устройстве на каждом канале используются два цифровых преобразователя с понижением частоты (digital down converter, DDC). Данные DDC имеют коэффициенты децимации от 8 до 32 и включают в себя 16-битный генератор с численным управлением для преобразования принятого сигнала в сигнал основной полосы. Благодаря высокой частоте выборок ADC32RF80 данный базовый проект способен захватывать сигналы в большей части РЧ-спектра, в котором присутствуют сигналы из разных диапазонов и потенциальные нежелательные помехи. DDC выступает в качестве независимого смесителя сигналов из различных диапазонов и генерирует сигнал основной полосы. Децимация позволяет уменьшить скорость передачи выходного сигнала, а также произвести цифровую фильтрацию требуемого диапазона частот для подавления помех и увеличения отношения «сигнал-шум». Данная функция является критически важной для телекоммуникационных приёмников высокого класса, в которых требуется наличие широкого динамического диапазона.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Решение с цифровым преобразователем с понижением частоты и децимацией
  • Конфигурация с подавлением помех
  • Решение малошумящего приёмника с широким динамическим диапазоном и РЧ-дискретизацией
  • Решение тактирования с низким уровнем фазового шума для АЦП с РЧ-дискретизацией

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design provides an efficient power supply scheme to power-up the RF-sampling DAC38RF8x digital-to-analog data converter (DAC) without sacrificing performance and also reduces board area and BOM. The reference design uses both DC/DC switchers and an LDO to power-up the DAC38RF8x while achieving high analog performance (spurious and phase noise) and minimizing power efficiency trade-offs. The design method outlined here can be extended to the power supply design of other RF-sampling data converters.
Возможности:

Provides an Efficient Power Solution for RF-Sampling DACs Enables Optimal Spur and Phase Noise Performance Reduces Board Area Lowers Bill of Materials (BOM) Cost

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:
Synthesis of waveforms appropriate for an S-band multifunction phased array radar (MPAR) is demonstrated with an RF sampling architecture utilizing the DAC38RF80, a 9GSPS 16-bit digital-to-analog converter (DAC). The RF sampling transmit architecture simplifies the signal chain, bringing the data converter closer to the antenna, allowing flexibility with high performance.
Возможности:

S-band transmitter reference design Wideband frequency flexibility and planning Demonstration using multichannel FM-modulated chirp waveforms Tested reference design includes an evaluation module (EVM), configuration software, and User’s Guide

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:
The TIDA-01346 design uses two LMX2594 synthesizers in combination to produce lower noise than is possible with just one. By combining the output of two synthesizers that are in phase, a theoretical 3 dB phase noise benefit is possible due to the output power being 6 dB higher while the noise power is only 3 dB higher. The LMX2594 is an ideal synthesizer for this application as it has a SYNC feature that allows it to have deterministic and repeatable phase as well as a programmable phase that can be used to correct for any phase error due to trace mismatches or any other factors.
Возможности:

3 to 12.5 GHz Output Frequency 40-fs rms Jitter at 9GHz (100 Hz to 100 MHz)

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design features the industry's first zero-crossover and zero-drift amplifier (OPA388) to buffer the analog output of a digital-to-analog converter (DAC). It demonstrates the importance of the zero-crossover and zero-drift feature and how they can minimize the integral non-linearity (INL) of the system as well as make use of the full-scale range of the DAC (DAC8830).
Возможности:

Precision DAC (DAC8830) provides excellent linearity, low glitch, low noise and fast setting Operates at 2.7-5.5 V single-supply, which is compatible with most DSP/MCU power requirements Zero-crossover, zero-drift op amp (OPA388) provides true precision to minimize contributions to DAC INL (<0.5 LSB)

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDA-01410 reference design uses two LMX2594 synthesizers to produce two outputs that are both coherent and adjustable in phase. Phase coherent outputs are useful for interleaving data converters and also for beam steering applications. This reference design has identical routing for both synthesizers so that it is easy to measure the phase between them.

Возможности:

Two outputs with coherent and adjustable phase Output frequency from 10 MHz to 15 GHz High output power

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
A 4 phase buck regulator design fully complaint to power the core rail of Intel Arria 10 GX FPGAs, specifically the 10AX115U145IVG variant. Integrated PMBus allows for easy output voltage setting and telemetry of key design parameters. The design enables programming, configuration, Smart VID adjustment, and control of the power supply, while providing monitoring of input/output voltage, current, power, and temperature. It uses TI's Fusion Digital Power Designer for programming, monitoring, validation and characterization of the FPGA power design.
Возможности:

4-phase power supply 0.9V/150A Arria 10 GX (10AX115U145IVG) PMBus programming of Vout, and Voltage Margining for Arria Smart VID, 10mV per step PMBus monitoring of Input/Output Voltage, Current, Power, and Temperature 90% efficiency at 12VIN, 0.9V/100A

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Protection is an important topic for designs in factory automation and control. The reference design shows the superior protection capabilities of new 33-V protection devices (such as TVS3300) for factory automation and control. The Canadian Standards Association (CSA) Group has performed surge testing according to IEC 61000-4-5 on this reference design. The design has the required accuracy to measure the behavior of protection devices before and after EMI stress with respect to leakage and clamping voltage.
Возможности:

Differential TVS leakage measurement accuracy < 35 pA Measurement repeatability <0.002 % at 25 C and < 0.05 % from -35 to 85 C 50 and 60 Hz rejection IEC 61000-4-5 class II (+/- 1 kV at 42 ohm source impedance)

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDA-01442 reference designutilizes the ADC12DJ3200 evaluation module (EVM) to demonstrate a direct RF-sampling receiver for a radar operating in HF, VHF, UHF, L-, S-, C-, and part of X-band. The wide analog input bandwidth and high sampling rate (6.4 GSPS) of the analog-to-digital converter (ADC) provides multiband coverage with a single or dual ADC. The direct RF-sampling capabilities of the ADC reduces the component count by eliminating several down-conversion stages, thereby reducing overall system complexity.

Возможности:

High-input-frequency capability of ADC allows RF sampling of signals from L-band to X-band Max sample rate of 6.4 GSPS in single-channel (interleaved) modeand 3.2 GSPS in dual-channel mode Four independent NCOs per DDC allow fast frequency hopping among bands Clocking solution optimized for low jitter and JESD204B operation

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDEP-0086 reference design implements a Simple Open Real-Time Ethernet (SORTE) master with the Programmable Real-time Unit and Industrial Communication Subsystem (PRU-ICSS). SORTE enables customer applications to exchange process data between the master and devices in a 4 µs cycle time. The design contains open source PRU firmware to enable customer to differentiate their products. The SORTE protocol includes device discovery, parametrization, PHY and cable delay measurement, synchronization and process data exchange.
Возможности:

SORTE device reference implementation Enables 4µs cycle time to exchange process data PRU firmware provided in source code Fully customizable PRU firmware

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:

Данное типовое решение предназначено для обеспечения питанием AVS ядра в Keystone Multicore DSP, в основном серии C66x. В серии C66x используется технология Smart Reflex, что позволяет DSP управлять собственным питанием. Данная возможность реализована с использованием синхронного понижающего преобразователя (TPS56121) с управлением выходным напряжением через LM10010. LM10010 принимает 6-ти или 4-х битный сигнал управления от DSP и подстраивает выходное напряжение TPS56121, который питает DSP. Высокая точность LM10011 (1.0%) позволяет сэкономить, сократив количество компонентов в цепи питания. Для процессоров, которым нужно определенное стартовое напряжения, LM10011 может быть настроен на старт с одного из 16 предустановленных параметров.

 

Возможности:

  • Выходная точность 1.0% (0°C to +100°C);
  • Выходная точность 1.25% (–40°C to +125°C);
  • Диапазон входного напряжения: +2.97 V to +5.5 V;
  • Настраиваемый VID формат (6/4 бит);
  • 16 предустановленных параметров старта;
  • Достаточная точность для поддержки пользовательского UVLO;
  • Протестированное решение включает в себя схему, файлы проекта печатной платы, перечень компонентов и результаты тестов.

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Одноканальный источник тактовых импульсов нельзя использовать для тактирования нескольких тактовых входов в высокопроизводительных процессорных устройствах, например, таких как многоядерные ARM Cortex-A15 процессоры 66AK2Ex и AM5K2Ex, так как чрезмерная нагрузка, помехи от рассогласования и шумы негативно влияют на производительность. Однако этого можно избежать, используя несколько источников тактовых импульсов вместо одного. Этот дизайн демонстрирует генерирование тактовых сигналов для семейств 66AK2Ex и AM5K2Ex процессоров Keystone II с ядром ARM Cortex-A15 + DSP и многоядерных ARM процессоров путем использования дерева дифференциальных тактовых сигналов. Дизайн демонстрирует законченное решение для генерации всех необходимых тактовых сигналов для ядер и периферии SoC.

 

Возможности:

  • Дерево дифференциальных тактовых сигналов для многоядерных ARM Cortex-A15 систем на кристалле 66AK2Ex и AM5K2Ex;
  • Использование CDCM6208 для генерации всех необходимых тактовых сигналов, необходимых для ядер и периферии;
  • Графический интерфейс пользователя для управления регистрами;
  • Завершенный системный дизайн с принципиальной схемой, BOM, дизайн файлами и руководству по проектированию аппаратной части.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Устройства K2E требуют секвенсирования источников питания в определённом порядке. В данном проекте продемонстрирован метод секвенсирования питания для многоядерных процессоров семейств 66AK2Ex и AM5K2Ex с архитектурой KeyStone II  на базе ARM + ЦСП и только ARM с использованием UCD9090. UCD9090 представляет собой 10-шинное устройство секвенсирования и отслеживания питания с адресацией с интерфейсами PMBus / I2C. UCD9090 обеспечивает как секвенсирование, так и распределение по времени включения источников питания. В данном проекте демонстрируется конкретный пример реализации секвенсирования питания для платформы отладочного модуля K2E.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Базовая реализация секвенсирования источников питания для систем на кристалле (SoC) 66AK2Ex и AM5K2Ex
  • В данном проекте используется UCD9090 для секвенсирования и отслеживания источников девяти шин напряжения питания
  • В данном проекте используется программное обеспечение Fusion Digital Power Designer для настройки и программирования UCD9090
  • Полноценный базовый проект системы со схемой электрической принципиальной, перечнем элементов, файлами проекта и руководством по аппаратной части проекта, реализованный на платформе отладочного модуля K2E для тестирования и отладки

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данное типовое решение - первый широкодоступный процессор со встроенным интерфейсом JESD204B и цифровым Front End’ом для разработчиков, использующих FPGA или ASIC для подключения к высокоскоростным преобразователям данных, с целью сокращения времени выхода на рынок, увеличения производительности, а так же значительного уменьшения стоимости, потребляемой мощности и размера конечного продукта. Подключение ADC12J4000 и DAC38J84 позволяет реализовать эффективные решения в приложениях тестирования, измерения и защиты.

 

Возможности:

  • Простая интеграция сигнального процессора и преобразователя данных через интерфейс JESD204B
  • Многоканальное решение с частотой дискретизации до 368Msps и полосой пропускания 150 МГц
  • Цифровой Front End для фильтрации и повышения или понижения частоты дискретизации
  • FFT/ iFFT преобразования с применением ускорителя FFTC
  • Решение оптимизировано для применения в приложениях тестирования, измерения и защиты
  • Широкополосное решение с интерфейсом JESD, включающее в себя DSP, платы АЦП и ЦАП, демонстрационное программное обеспечение, графический интерфейс пользователя для конфигурации и руководство по быстрому старту
  • Надежная платформа для демонстрации и разработки, включающая в себя три отладочные платы, схему, перечень компонентов, руководство пользователя, тесты производительности, программное обеспечение и примеры

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Системы на кристалле серии K2E требуют управления напряжением ядра CVDD с применением технологии автоматического масштабирования напряжения (AVS) SmartReflex. В данном проекте представлен способ генерирования необходимого напряжения без необходимости в программном обеспечении. В настоящее время данная схема реализована на базе XEVMK2EX.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Управление напряжением ядра с применением технологии AVS SmartReflex, что требуется в микросхемах семейства K2E
  • Удовлетворяет требованию к точности напряжения CVDD на уровне 5%
  • Работает с использованием интерфейса VCNTL
  • Для интерфейса VCNTL не требуются преобразователи напряжения
  • Для работы не требуется программное обеспечение

Документация:
  • Схемотехника
  • BOM
Описание:

Системы на кристалле серии K2E требуют управления напряжением ядра CVDD с применением технологии автоматического масштабирования напряжения (Adaptive Voltage Scaling, AVS) SmartReflex. В данном проекте представлен способ генерирования необходимого напряжения с использованием программного обеспечения и интерфейса PMBus в TPS544C25. Данная схема может быть реализована на базе XEVMK2EX.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Управление напряжением ядра с применением технологии AVS SmartReflex, что требуется в микросхемах семейства K2E
  • Удовлетворяет требованию к точности напряжения CVDD на уровне 5%
  • Для управления используется интерфейс PMBUS в TPS544C25
  • Для передачи команд об изменении выходного напряжения используется программное обеспечение
  • Полноценная базовая система, реализованная на отладочной платформе K2E для тестирования и отладки, со схемой электрической принципиальной, перечнем элементов, файлами проекта и руководством по аппаратной части проекта

Документация:
  • Схемотехника
  • BOM
Описание:

В данном проекте TI показана реализация радара с синтезированной апертурой (SAR) в реальном времени на основе многоядерного цифрового сигнального процессора (ЦСП) TMS320C6678 от TI. Одной из основных трудностей при реализации SAR является генерирование изображений с высоким разрешением в реальном времени, так как процесс формирования изображения задействует процедуры обработки сигнала, требующие значительные вычислительные мощности. TI реализовал алгоритм SAR на восьмиядерном ЦСП C6678 с фиксированной и плавающей точкой, чтобы продемонстрировать его производительность в данном применении, а также то, как она будет меняться при задействовании одного, двух, четырёх и восьми ядер ЦСП. Алгоритм обработки SAR доплеровского диапазона функционально промодулирован, а вычислительные задачи распределены по нескольким ядрам, работающим параллельно друг другу. Процедура распределения задач выполнена с применением OpenMP.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Данный базовый проект испытан и включает в себя отладочный модуль (EVM), программное обеспечение и руководство пользователя
  • Аппаратная платформа включает в себя TMDSEVM6678 EVM – высокопроизводительную, выгодную с точки зрения «цена-качество» платформу разработки на базе высокопроизводительного ЦСП TMS320C6678 с архитектурой C66x KeyStone™ от TI
  • Данный проект включает в себя схемы электрические принципиальные, файлы проекта и перечень элементов
  • Алгоритм SAR, входные бинарные файлы и скрипты отображения включены в проект наряду с ссылками для скачивания BIOS-MCSDK и программного фреймворка SDK
  • В руководстве проекта описаны реализация алгоритма доплеровского диапазона, необходимые аппаратное и программное обеспечения, а также приведена пошаговая инструкция по созданию и запуску приложения SAR

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:

Будучи предназначенным для разработчиков современных радарных систем, в настоящее время использующих ППВМ или специализированные микросхемы для подключения к высокоскоростным преобразователям данных и нуждающихся в сокращении времени вывода продукции на рынок при условии увеличения производительности и существенного уменьшения стоимости, уровня энергопотребления и габаритов, данный базовый проект включает в себя первый широкодоступный процессор с интегрированным интерфейсом JESD204B и цифровым аппаратным средством (DFE) для обработки. Связка ADC14X250 и DAC38J84 образует эффективное решение для применения в авиационной и оборонной технике, такой как радарные электронные средства ведения боевых действий, вычислительные платформы и транспондеры.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Простая интеграция сигнального процессора для работы с преобразователями данных по JESD204B
  • Дискретизация сигнала на одном канале с частотой 100 МГц при использовании ADC14X250
  • Обработка DFE для фильтрования, децимации или увеличения разрешения сигнала; аппаратный сопроцессор для ускорения вычисления быстрого преобразования Фурье (БПФ) позволяет избавить основной процессор от выполнения ресурсоёмкого 2D-БПФ, что в свою очередь позволяет добиться малого времени задержки и высокой точности
  • Решение системы обработки сигналов с широкополосной дискретизацией посредством JESD, которое включает в себя цифровой сигнальный процессор (ЦСП), печатные платы с АЦП и ЦАП, демонстрационное программное обеспечение, графические интерфейсы пользователя для конфигурирования и руководство для начала работы
  • Надёжная платформа для демонстрации и разработки, которая включает в себя три отладочных модуля, плату генерирования детерминированной задержки, схему электрическую принципиальную, перечень элементов, руководство пользователя, тесты на производительность, программное обеспечение и демонстрационные проекты

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Проект базируется на многоядерной процессорной системе на кристалле (System-on-Chip, SoC) 66AK2Gx и интегральной микросхеме управления питанием (Power Management Integrated Circuit, PMIC) TPS65911, которая объединяет в одном устройстве источники питания и схему секвенсирования напряжений питания для процессора 66AK2Gx. Данный проект решения системы питания также включает в себя понижающие преобразователи первого звена для поддержки входного напряжения 12 В, а также стабилизатор напряжения терминирования DDR для памяти DDR3L. Данный базовый проект был протестирован, и к нему прилагаются аппаратная базовая платформа (отладочный модуль), программное обеспечение (набор разработки программного обеспечения для процессора) и тестовые данные.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Понижающие преобразователи первого звена TPS54620 и TPS54429
  • PMIC TPS65911 с поддержкой секвенсирования напряжения питания и источников питания в соответствии с требованиями K2G
  • Интегрированные часы реального времени (Real Time Clock, RTC) в составе TPS65911 для критичных ко времени приложений
  • Стабилизатор напряжения терминирования памяти DDR3L LP2996A

Документация:
  • Схемотехника
  • BOM
Описание:

В базовом проекте описываются особенности системы с интерфейсом памяти с удвоенной скоростью передачи данных (DDR) и поддержкой кода исправления ошибок (ECC) в высоконадёжных применениях на базе многоядерного ЦСП 66AK2Gx и процессорной системы на кристалле (SoC) с ядром от ARM. Благодаря наличию в данном проекте описаний системных интерфейсов, аппаратного обеспечения печатной платы, программного обеспечения, зависимости производительности и процедур диагностики он позволяет разработчикам в кратчайшие сроки реализовать высоконадёжное решение.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Оптимизированная высокоскоростная маршрутизация сигналов
  • 1 разъём PCIe с поверхностным монтажом
  • Пример расположения конденсатора для фильтрации постоянной составляющей
  • Пример рекомендованного расстояния в дифференциальных парах

Документация:
  • Схемотехника
  • BOM
Описание:
For wideband receiver system developers currently using FPGA or ASIC to connect High Speed data converters to a baseband processor, who need faster time to market with increased performance and significant reduction in cost, power, and size. This reference design includes the first widely available processor integrating a JESD204B interface and Digital Front End Processing (DFE). Connecting ADC32RF80 to DAC38J84 provides an efficient solution for avionics and defense, test and measurements and industrial applications.
Возможности:

Easy integration of signal processor to data converters over JESD204B Usable bandwidth of two 75MHz channels or a single 100MHz channel when connected to ADC32RF80 DFE processing for filtering, down-sampling or up-sampling: FFTC hardware accelerator to offload comput-intensive 2D FFT operation, achieving low latency and high accuracy Wideband sampling with JESD attached signal processing solution including Digital Signal Processor (DSP), ADC and DAC boards, demo software, configuration GUIs and getting started guide A robust demonstration and development platform including three EVMs, a deterministic latency card, schematic, BOM, user guide, benchmarks, software and demos

Документация:
  • Схемотехника
  • BOM
Описание:

Данный проверенный проект TI представляет собой высокопроизводительную систему сбора данных (DAQ), в которой используется 18-битный SAR-АЦП ADS8881 с пропускной способностью 1 MSPS. Проект оптимизирован под уменьшение времени установления 18-битного ступенчатого входного сигнала во всём его диапазоне, благодаря чему достигается высокая линейность системы. Подобная модель входного воздействия больше всего подходит для применений с мультиплексорами для передачи между каналами с разными входными напряжениями. В качестве входного драйвера АЦП используется OPA350 для высокой пропускной способности (для мало- и высокоамплитудных сигналов), управления выходным током и линейной связи входа и выхода с размахом, равным напряжению питания. Опорный буферный драйвер представляет собой составной буфер из THS4281 и OPA333 для достижения желаемой производительности при минимально возможном уровне энергопотребления. INL данной DAQ составляет ±2,5 LSB при общей потребляемой мощности менее 70 мВт.

Ознакомьтесь с другими прецизионными проектами от TI.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • 18 бит, скорость передачи данных 10 kSPS
  • Для применений с мультиплексорами и ступенчатыми входными сигналами в режиме постоянного тока
  • Оптимизирован под уменьшение времени установления сигнала при переходных процессах
  • Потребляемая мощность: 70 мВт при напряжении AVDD5 В
  • Используются ADS8881 (SAR-АЦП с разрешающей способностью 18 бит и скоростью передачи данных 1 MSPS), OPA2350 (входной сигнал), THS4281 + OPA333 + REF5045 (опорный сигнал)

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Этот проверенный дизайн от TI представляет собой высокопроизводительную систему сбора данных (DAQ), использующую 18-битный АЦП SARADS8881 с частотой дискретизации 1 МГц. Конструкция оптимизирована для обеспечения низкого уровня шума и искажений для диапазона входного синусоидного сигнала 10 кГц. Это приводит к максимально возможному значению эффективного числа битов (ENOB) при общей потребляемой мощности менее 50 мВт.

В качестве драйвера входного сигнала для АЦП используется полностью дифференциальный THS4521, что обеспечивает чрезвычайно низкий уровень искажений, шума во всей полосе сигнала. Драйвер буфера использует комбинированный буфер, образованный THS4281 и OPA333, что позволяет получить требуемую производительность при низкой потребляемой мощности.

 

Возможности:

  • 18 бит, частота дискретизации 1 МГц;
  • Постоянное напряжение, переменное напряжение 10 кГц;
  • Оптимизация: ENOB;
  • Мощность: 50 мВт @ AVDD= 5 В;
  • Используется ADS8881 (18 бит, 1 МГц SARЦАП), THS4521 (Вход), OPA333 + THS4281 + REF5045 (Reference);
  • Это решение содержит: теорию, подбор компонентов, симуляцию TINA-TI, схему и макет печатной платы, проверку и измерение производительности, варианты модификации.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном проверенном проекте от TI реализована 16-битная 4-канальная система сбора данных с дифференциальными мультиплексированными входами и частотой выборок 400 KSPS для применения в промышленных системах с высоковольтными входами с напряжением ±20 В (межпиковая амплитуда 40 В). Данная схема реализована с использованием аналого-цифрового преобразователя (АЦП) с последовательным приближением (SAR), прецизионного аппаратного средства преобразования высоковольтного сигнала и 4-канального дифференциального мультиплексора (MUX). В данном проекте подробно описан процесс оптимизации прецизионной схемы высоковольтного аппаратного средства с использованием OPA192 и OPA140 для достижения отличных динамических характеристик вкупе с ADS8864.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • 4-канальная высоковольтная (±20 В) мультиплексированная система сбора данных
  • Частота выборок 400 KSPS (100 KSPS / канал)
  • Интегральная нелинейность (INL) ±1 наименее значащий бит (LSB)
  • Быстрое время установления сигнала на всех каналах во всём диапазоне измерений при разрешении 16 бит
  • Эффективное разрешение (ENOB) 14,2 бита

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном прецизионном протестированном проекте TI подробно описывается системный дизайн блока сбора несбалансированных 16-битных данных (DAQ) со скоростью 1 MSPS, оптимизированный для получения превосходных значений времени установки, уровня энергопотребления, а также статических и динамических характеристик для приложений с мультиплексированием. В проект входят 16-битный высокоточный аналого-цифровой преобразователь (АЦП) последовательного приближения (SAR); малошумящая, малопотребляющая и широкополосная схема управления входами АЦП; источник опорного напряжения для АЦП со сверхнизким дрейфом и соответствующая схема управления входами.

Данный проект хорошо впишется в применения, в которых необходим мультиканальный сбор данных с малой задержкой при мультисенсорных измерениях, таких как измерения параметров окружающей среды (температура, давление и т. п.), биопотенциала и мощности.

Данный базовый проект имеет характер аппаратного решения.

 

Возможности:

  • Включает в себя теоретический материал, анализ подбора компонентов, симуляцию, схему электрическую принципиальную, трассировку печатной платы и результаты измерений
  • Достигнуто значение времени установки 16-битного импульсного сигнала 900 нс (максимальное значение)
  • Потребляемая мощность: 21,5 мВт при напряжении AVDD 3,3 В
  • Измеренное значение эффективного разрешения 14,58 бита
  • Включает в себя ADS8860 (16-битный SAR АЦП со скоростью 1 Msps), OPA320 (драйвер входов), THS4281 + OPA333 + REF5040 (драйвер источника опорного напряжения)

Документация:
  • Даташит
  • Схемотехника
  • BOM

Сравнение позиций

  • ()