forward

Приложения для тяжелых условий эксплуатации

Возможности:

    Feature Benefit
    GSM Communications Text messaging and cellular phone connection
    GPRS Communications Packet data communications – images, location information, etc
    GPS Satellite Positioning for easy tracking and Location Based Services

Документация:
  • Даташит
  • Програмное обеспечение
  • Тестирование
Описание:
The PMP10601 reference design provides all the power supply rails necessary to power Xilinx® Zynq® 7000 series (XC7Z015) FPGA. This design uses several LMZ3 series modules, LDOs, and a DDR termination regulator to provide all the necessary rails to power the FPGA. It also features one LM3880 for power up and power down sequencing. This design uses a 12V input.

Возможности:

Provides all the power supply rails needed for a Xilinx® Zynq® 7000 series (XC7Z015) Design optimized to support a 12V input On board power up and power down sequencing Supports DDR3 memory device Module design for ease of use

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The PMP11225 reference design implements two small-footprint integrated FET synchronous buck converters. Optimized for small size, each converter operates at 1.3MHz and occupies an area of only 7mm x 10mm.
Возможности:

Very small PCB area of only 7mm x 10mm Good efficiency (90% with 1A load at 10.8Vin) Low output ripple voltage (<20mVpp)

Документация:
  • Схемотехника
  • BOM
Описание:

PMP7804 - референс дизайн обеспечивает все шины питания, необходимые для питания ПЛИС Xilinx® KINTEX® 7. Дизайн использует модули питания SimpleSwitcher наряду с низковольтными синхронными понижающими регуляторами LM2121x для "простоты использования" и сокращения сроков разработки. Такой дизайн оптимизирован для питания 12 В.

 

Возможности:

  • Обеспечивает все необходимые шины питания для ПЛИС Xilinx® Kintex® 7 серии;
  • Дизайн оптимизирован для входного напряжения питания 12 В;
  • Модульный дизайн для простоты использования.

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

В системе управления питанием Artix7 используются силовые модули, линейные регуляторы и контроллеры PMBus для обеспечения основным и вспомогательным питанием всех узлов ПЛИС, включая DDR память. Графический интерфейс пользователя позволяет отслеживать напряжения и токи на шинах питания.

Возможности:

  • Решение оптимизировано для работы от источника питания 12 В;
  • 2 контроллера PMBus управляют в общей сложности 9 линиями питания;
  • Модули питания поддерживают до 6 А выходного тока;
  • Трансиверы питаются от LDO с низким уровнем шума;
  • Синхронная динамическая энергозависимая DDR память с произвольным доступом позволяет хранить пользовательские код и данные;
  • Протестированное решение.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
The PMP8372 design is optimized for small size and uses the TPS84250 step-down power module on the top- side with the TPS84259 negative output power module on the bottom-side to implement both positive and negative output voltages from a 12V/24V source. The output voltages can be adjusted from +/-3V to +/-15V with resistor changes. The design is capable of 1-A outputs. The positive-input TPS7A4700 LDO and negative-input TPS7A3301 LDO are included for a low noise, high PSRR solution that is ideal for powering bipolar amplifiers, data converters, or other noise-sensitive analog circuitry.

Возможности:

Wide input Voltage range from 7V to 40V Dual output voltages can be adjusted from +/-3V to +/-15V, which are capable of 1A outputs High PSRR LDOs: Positive output 80dB PSRR @ 100Hz and Negative output 72dB PSRR @ 100KHz Positive output noise: 7μVrms (10Hz, 100kHz), Negative output noise: 30μVrms (10Hz, 100kHz) Ultra Low noise for powering bipolar amplifier, data converter, or other noise-sensitive analog circuitry

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The PMP8709 reference design shows a SEPIC power supply, which converts input voltages between 8V and 32V to an output voltage of 13.5V. The maximum load current is 2A. Output capacitors are ceramic only.

Возможности:

Built and tested Only ceramic capacitors at the output Wide input voltage range Optional UVLO

Документация:
  • Схемотехника
  • BOM
Описание:
The electrical performance of data converters depends on the cleanliness of their supply voltages. Linear regulators (LDOs) are commonly used but have low efficiency and high power loss, which is unsuitable for portable applications. Using a switch mode power supply (SMPS) instead, such as the TPS62231 and TPS62237, is a cost-effective and efficient power supply solution. Such a solution does not degrade the performance of the 12-bit ADS540x family of analog to digital converters (ADCs) and does not waste excessive power. The test report shows the Signal to Noise Ratio (SNR) and Spurious-Free Dynamic Range (SFDR) comparisons between the two power supplies, which demonstrate the same performance.

Возможности:

Efficiency increase from 47% to 83% Input current reduced from 620 mA to 350 mA No linear regulators (LDOs) required to cleanly power ADC 12-bit performance maintained Smaller DC/DC solution size than LDOs Supports 5-V input

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
This reference design delivers a low cost LCD bias power circuit using the boost converter IC TPS61085. The solution provides all four voltages required by the thin film transistor (TFT) LCD display. The TPS61085 boost converter generates the AVDD voltage. Two external charge pump circuits provide the positive VGH and negative VGL bias voltage for the TFT. One external op-amp LM7321MF acts as a high current buffer; it provides the VCOM voltage for the TFT backplane.

Возможности:

Discrete solution for LCD bias power Low cost and small size A high current buffer is also provided This circuit has been tested on a reference design board

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Эта конструкция предназначена для питания небольших систем, подключенных к аудиоразъему смартфона. Решение содержит зарядную накачку и повышающий преобразователь. Зарядная накачка используется как фильтр входного переменного тока в напряжение постоянного тока, а повышающий преобразователь TPS610981 с ультранизким потреблением тока используется для генерирования стабильных 3,3 В.

 

Возможности:

  • Низкое входное напряжение;
  • Высокая эффективность повышающего преобразователя;
  • Небольшие размеры.

Возможность заказа
  • Заказать PCB
Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Differential Headphone amplifiers require positive and negative voltages. In this reference design, both voltages are generated from a single input voltage with an all integrated split-rail converter. It only requires one inductor and a minimal amount of external components to achieve a high efficiency power supply that keeps the distortion of the system very low. End users benefit from High Fidelity audio performances with longer playback time in their mobile application.

Возможности:

90% Peak Efficiency Tiny solution size: 5.9x6.9 mm Low Distortion: THD+N < 0.00075% Programmable outputs Small BOM — only 7 external components required This circuit design is tested. All necessary software, a Test Report and a Design File are included.

Документация:
  • Схемотехника
  • BOM
Описание:
Using the OPA615 high bandwidth, DC restoration circuit, this reference design provides a high bandwidth, high precision sample & hold circuit for various applications. Supported by a full scale design guide, the circuit can be easily adjusted for a given application.

Возможности:

Up to 320MHz bandwidth +/-5V supply voltage, comparator output voltage swing +/-3.5V, approx. 14mA max. Iq Droop rate as low as 0.17mV/µs for a 100pF hold capacitor Only 40fC charge injection 100dB Sample and Hold feedthrough rejection This reference design has been lab tested and is supported with design files and a comprehensive design guide

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
This reference design, using bq24300 and bq24304, is a highly integrated design that provides protection to Li-ion batteries from failures of the charging circuit. The IC continuously monitors the input voltage, the input current, and the battery voltage. The design operates like a linear regulator: for voltages up to the Input Overvoltage threshold, the output is held at 5.5V (bq24300), 5.0V (bq24305) or 4.5V (bq24304). In case of an input overvoltage condition, if the overvoltage condition persists for more than a few microseconds, the IC solution removes power from the charging circuit by turning off an internal switch. In the case of an overcurrent condition, it limits the current to a safe value for a blanking duration before turning the switch off. Additionally, the IC solution also monitors its own die temperature and switches off if it becomes too hot. The reference design also offers optional protection against reverse voltage at the input with an external P-channel MOSFET.

Возможности:

# Series Cells: 1S Max Input Volts: 26V Max Charge Current: 200mA Communication: Standalone

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
bq24195 and bq24195L are fully integrated 4.5A charging / 2.1A boost and 2.5A charging / 1A boost for power bank applications. TIDA-00036 is to demonstrate bq24195 and bq24195L single chip solution for fast charging, synchronous boost on-the-go (OTG) operation with high efficiency and low BOM cost.

Возможности:

Fast charge: up to 4.5A (bq24195)/ 2.5A (bq24195L) charging current to support high capacity battery pack Battery boost operation: long battery run time with 90% OTG efficiency Input voltage dynamic power management to support third party adapters Enable compact 2.1A or 1A power bank design with Integrated FETs and shared buck/boost inductor D+/D- USB detection and compatible to USB BC1.2

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
Using the LMH6629 and OPA684 op amps, this reference design deals with the difficulties and limitations of developing very high gain, multistage amplifier circuits. Supported by a full scale application report including theory, simulations, board design and evaluation, this design can be easily adjusted for a given application.

Возможности:

High Voltage Gain - up to 120,000 V/V High Bandwidth - Flat Band 100 kHz - 4 MHz @ 120,000 V/V Low Supply Operation (+/-2.5 V) Low Component Count This reference design has been lab tested and is supported with design files and an application report

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Референс дизайн, и связанный с ним код Verilog, может быть исользован в качестве отправной точки для взаимодействия ПЛИС Altera c высокоскоростными LVDS интерфейсами аналого-цифровых и цифро-аналоговых преобразователей.

 

Возможности:

  • Этот дизайн представляет собой исключительно прошивку и детельно обсуждается в целях понимания;
  • Пример кода Verilog является простой отправной точкой для высокоскоростных решений на основе ПЛИС;
  • Дизайн легко распространяется на другие высокоскоростные преобразователи данных TI;
  • АЦП и ЦАП разделены между собой на тот случай, если требуется только одно решение;
  • Временные ограничения интерфейса подробно обсуждаются для АЦП и ЦАП;
  • Прошивка протестирована с помощью доступных оценочных плат TI.

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
For applications where there are bit errors and resulting sample errors (also called sparkle codes, word errors, or code errors), the ability to measure the Error rates caused by these bit errors is important. This FPGA firmware based application note proposes a method to accurately measure these errors over an indefinite time and provides an example of how this measurement can be done using a simple FPGA platform. Code is available on request for the two examples described in the application note.

Возможности:

Understand how Error Rates are specified and what these specifications mean Outline new approach to measuring the sample errors over an indefinite time period to measure the true error rate of an ADC Provide customers the ability to make bit error measurements on their bench under different conditions Firmware is available for low cost FPGA platfrom TI along with simple GUI to monitor the error rates over time

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design is a guide to the schematics and layout for the system designer using a GSPS ADC in their system. Use this reference design along with the datasheet — the datasheet is always the final authority. Also, the ADC1xDxxxx(RF)RB Reference Board provides a useful reference design. All design source files for the Reference Board as well as the CAD/CAE symbols for the ADC are available on the product web page or TI-Designs for download. For the purpose of this document, ADC or GSPS ADC refers to the ADC12D1800RF, ADC12D1600RF, ADC12D1000RF, ADC12D800RF, ADC12D500RF, ADC12D1800, ADC12D1600, ADC12D1000, ADC10D1500, ADC10D1000, ADC12D1600QML, and ADC10D1000QML.

Возможности:

Analog Input, clock input and Power design issues are discussed Layout concerns on synchronisation of multiple devices Understand the key care abouts of GSPS ADC schematic and layout design Examples are provided in the form of the design layout files

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TSW308x is an example design of a wideband digital to RF transmit solution capable of generating 600 MHz of contiguous RF spectrum. The system provides a reference on how to use the DAC34x8x, TRF3705 IQ modulator and LMK0480x to achieve this. This reference EVM coupled with a pattern generator such as the TSW1400EVM can be used to arbitrarily generate narrow band and wideband signals at RF. Examples of configurations to generate standards compliant WCDMA test signals are provided.

Возможности:

Complete Digital to RF transmit solution Up to 600MHz of contiguous signal bandwidth RF signal synthesis from 300MHz to 4GHz On board RF Amp and Attenuator Easy evaluation platform with TSW1400 and HSDC Pro

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TSW1265EVM is an example design of a wideband RF to digital dual receiver solution capable of digitizing up to 125MHz of spectrum. The system provides a reference on how to use the ADS4249, LMH6521, LMK0480x, and a dual mixer to achieve this. This reference EVEM coupled with a capture card such as the TSW1400 can be used to capture and analyze narrow band and wideband signals. Instructions are provided on how to change the LO and IF frequencies for different application needs. The TIDA-00073 was implemented with hardware from the TSW1265EVM.

Возможности:

Complete RF to digital wideband receiver solution Up to 125MHz of contiguous signal bandwidth RF Input from 1700M to 2200M (mixer dependent - may be swapped within mixer family) On board DVGA for gain control Easy evaluation platform with TSW1400 and HSDC Pro analysis software

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This is a wideband complex-receiver reference design and evaluation platform that is ideally suited for use as a feedback receiver for transmitter digital predistortion. The EVM signal chain is ideal for high intermediate-frequency (IF) complex-feedback applications and contains a complex demodulator, TI’s LMH6521 dual-channel DVGA and ADS5402 12-bit 800-MSPS dual-channel ADC. By modifying the onboard filter components, the signal chain is configurable for a variety of frequency plans. The EVM also includes TI’s LMK04808 dual-PLL clock jitter cleaner and generator to provide an onboard low-noise clocking solution. The LMH6521 DVGA gain is controlled through the GUI or alternatively through the high speed connector with an FPGA.

Возможности:

Complete RF to digital complex wideband receiver solution Up to 800MHz of contiguous spectrum can be sampled Default configuration of RF input from 1800M to 2400M, options for 700M to 3GHz Onboard DVGA for gain control Easy evaluation platform with TSW1400 and HSDC Pro analysis software

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This design shows how to use an active interface with the current sink output of the DAC5682Z - typical applications for this include front ends for arbitrary waveform generators. The EVM includes the DAC5682Z for digital-to-analog conversion, an OPA695 to demonstrate an active interface implementation using a wide bandwidth operational amplifier and a THS3091 and THS3095 to showcase an operational amplifier with large voltage swing. Also included on board are a CDCM7005, VCXO and Reference for clock generation, and linear regulators for voltage regulation. Communication to the EVM is accomplished via a USB interface and GUI software.

Возможности:

Example of a high performance arbitrary waveform generator front end Wideband signal generation using DAC5682z Provide 1 wideband high performance output capable of driving 50 ohm loads using OPA695 Provide a high voltage output using the THS3095 with a maximum of 30Vpp Easy evaluation platform using TSW1400 and HSDC Pro pattern generator software

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The analog interface circuits in this reference design are often used between current-source based digital-to analog converters (DAC) and quadrature modulators. While the DAC348x is used as an example of a TI high-speed DAC, the circuits can be applied to other current-source based converters with slight modifications. The DAC348x and TRF3705 analog interface are populated by default on the TSW308xEVMs. Both the DAC348x and TRF3705 are designed with the same DC bias and AC swing specification to provide a seamless interface. Other circuit topologies are described to account for other DC bias and AC swing specifications. By accounting the correct DC bias and proper AC swing, system designers can apply these circuits based on their application needs in order to achieve optimal performance.

Возможности:

A breakdown of the interface on the TSW308x is explained to show the direct connection between the DAC3484 and TRF3705 General Design equations of current source DACs with IQ modulators are provided and explained TINA spice models are provided for different interface networks for DC, AC, and filtered interfaces to meet customer needs

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design shows the ability of the high-speed amplifier, LMH6554, to perform single-ended to differential conversion to drive high-speed analog-to-digital converters (ADCs) while maintaining excellent noise and distortion performance. Performance versus input frequency is shown for both AC and DC coupled applications while interfaced to the ADS4449 quad, 250-MSPS, 14-bit ADC. Various options for common-mode voltages, power supplies, and interfaces are discussed and measured to meet the requirements of a variety of applications. Anti-aliasing filter examples are shown along with the performance improvements that they provide.

Возможности:

High-speed single-ended to differential conversion while maintain excellent performance System performance results for LMH6554 driving ADS4449 SFDR > 82 dBFs, SNR > 71 dBFS in first Nyquist zone SFDR > 80 dBFs, SNR > 68 dBFS in second Nyquist zone Examples of both AC and DC coupled interfaces Demonstrates anti-aliasing filter design and performance gains Amplifier power supply design considerations for best performance are discussed

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design shows the ability of the high-speed amplifier, THS4509 to perform single-ended to differential conversion to drive high-speed analog-to-digital converters (ADCs) while maintaining excellent noise and distortion performance. Performance versus input frequency is shown for both AC and DC coupled applications while interfaced to the ADS4449 quad, 250-MSPS, 14-bit ADC. Various options for common-mode voltages, power supplies, and interfaces are discussed and measured to meet the requirements of a variety of applications. Anti-aliasing filter examples are shown along with the performance improvements that they provide.

Возможности:

High-speed single-ended to differential conversion while maintain excellent performance System performance results for THS4509 driving ADS4449 -SFDR > 77 dBFs, SNR > 71 dBFS in first Nyquist zone -SFDR > 69 dBFs, SNR > 67 dBFS in second Nyquist zone Examples of both AC and DC coupled interfaces Demonstrates anti-aliasing filter design and performance gains Amplifier power supply design considerations for best performance are discussed

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This design is intended to help the system designer in understanding tradeoffs and optimizing implementation for driving the Giga-Sample-Per-Second ADC with balun configurations for wideband applications. The tradeoffs considered include balun construction, insertion loss, dynamic performance, configurability, and ease of implementation. Topology and layout play a critical role in optimizing system performance, which is why these designs can help to reduce designs cycles.

Возможности:

Simplifies system design Clarifies ADC operational modes Measured system performance Uses variety of wideband baluns Shows tradeoffs by mode Recommends optimized layout

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
JESD204B links are the latest trend in data-converter digital interfaces. These links take advantage of high-speed serial-digital technology to offer many compelling benefits including improved channel densities. This reference design addresses one of the challenges of adopting the new interface: understanding and designing the link latency. An example achieves deterministic latency and determines the link latency of a system containing the Texas Instruments LM97937 ADC and Xilinx Kintex 7 FPGA.

Возможности:

Guarantee deterministic latency across the JESD204B link Understand the tradeoff between link latency and tolerance to link delay variation Use a formulaic and procedure-based approach to design the link latency Implement a JESD204B link using Texas Instruments' ADC16DX370 or LM97937 ADC and a Xilinx Kintex 7 FPGA

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
The Texas Instruments bq27411-G1 reference design is an easy to configure fuel gauging solution for single series cell Li-Ion battery packs. The device requires minimal configuration and uses One Time Programmable (OTP) Non-Volatile Memory (NVM) to avoid an initialization download by the system processor. The bq27411-G1 uses the patented Impedance Track™ algorithm for fuel gauging, and provides information such as remaining battery capacity (mAh), state-of-charge (%), and battery voltage (mV).

Возможности:

Impedance Track technology Easy to configure Low BOM count Low power consumption This circuit design is tested and includes orderable EVM, User's Guide, and evaluation software.

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
This power supply topology is capable of sourcing 6A via two LDOs operating in parallel. The solution sources current evenly between the two TPS74401’s, each capable of supplying 3A. This design allows for higher currents to be supplied than is typically possible with a single LDO. It also allows for additional heat syncing not available with an individual LDO.

Возможности:

Sources up to 6A High PSRR to filter ripple Low Noise output to provide a clean rail Low dropout regulation High Accuracy (1% over temperature) Soft-start allows for monotonic startup

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
TIDA-00280 is an evaluation module for fully-integrated single-cell NVDC 3A charger bq24296/bq24297 with 1.5A synchronous boost operation. This board could be used to evaluate the performance of USB detection, the flexibility to change the charging profile and OTG operation. The two charger ICs are widely used in personal portable electronics including smart phone, tablets and WiFi routers.

Возможности:

Fast charging with up to 3A charging current to support high capacity battery pack Input voltage regulation (VDPM) to support third party adapters D+/D- USB detection compatible to USB BC1.2, non-standard adaptor detection 1.5A OTG with adjustable output voltage Pin-to-pin compatible to bq2419x

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Это решение демонстрирует модификации платы, требуемые для приложений с поддержкой высокой пропускной способности и высокой частоты, использующий текущий источник ЦАП DAC38J84 с модулятором TRF3704. TRF3704 – это модулятор 6 ГГц, поддерживающий широкие диапазоны модуляций. DAC38J84 – это конвертер 2,5 Гвыборок/с, поддерживающий базовый диапазон 600 MГц. Комбинация облегчает работу на частотах и с пропускной способностью, которые ранее были недостижимы для высокопроизводительных систем связи.

Возможности:

  • Поддержка полосы пропускания 600 МГц, соответствующей полосы пропускания радиочастотного диапазона 1,2 ГГц;
  • Работа до 6 ГГц с хорошим коэффициентом усиления и линейностью характеристики;
  • Обеспечивает правильное преобразование сетевого интерфейса ЦАП для модулятора;
  • Обеспечивает резервирование для LPF между ЦАП и модулятором;
  • Вносит изменения для обеспечения плоской частотной характеристики ББ для приложений с высокой пропускной способностью;
  • TSW38J84 - это типовое решение с графическим интерфейсом, которое можно купить; любые изменения могут быть простестированы на этой отладочной плате.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Применение методов выравнивания – это эффективный способ компенсирования потерь в канале передачи по последовательному интерфейсу JESD204B в преобразователях данных. В данном базовом проекте использован ADC16DX370, сдвоенный 16-битный аналого-цифровой преобразователь (АЦП) на 370 MSPS, в котором используется метод выравнивания с ослаблением для подготовки последовательных данных для передачи со скоростью 7,4 Гбит/с. У пользователя существует возможность оптимизировать ослабление (DEM) и размах выходного напряжения (VOD) выходного драйвера, чтобы эти параметры канала находились в обратно пропорциональной зависимости. Эксперименты показывают чистый приём сигнала на расстоянии 20 дюймов с использованием материала FR-4.

Возможности:

  • Позволяет добиться высокоточной работы последовательного интерфейса JESD204B с учётом использования недорогих материалов печатной платы
  • Дает возможность прийти к пониманию ограничений, которые накладывают каналы с потерями, и освоить методы выравнивания для снятия этих ограничений
  • Использовать выверенный подход к оптимизации параметров выравнивания ADC16DX370
  • Базовый проект протестирован и включает в себя отладочный модуль, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Low cost, high performance clocking solution for GSPS data converters. This reference design discusses the use of a TRF3765, a low noise frequency synthesizer, generating the sampling clock for a 4 GSPS analog-to-digital converter (ADC12J4000). Experiments demonstrate data sheet comparable SNR and SFDR performance.

Возможности:

Frequency ranges from 300MHz to 4.8GHz Low noise VCO ~ 133dBc/Hz Low jitter: 0.35ps This reference design is tested and includes an evaluation board, configuration software and User's Guide

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Растущий спрос на беспроводные сети для обеспечения быстрой передачи данных пользователям увеличивает производительность приемопередающего оборудования для обеспечения достаточной пропускной способности и поддержки крупнейших стандартизированных несущих частот (с агрегацией частот в некоторых случаях), а также достаточную чувствительность приемника и динамический диапазон для работы в присутствии сильных блокирующих сигналов в рабочем окружении.

Это решение от TI описывает подсистему RF-приемника с 16-битным сэмплером, пропускная способность которого превышает 100 МГц, включающую понижающий микшер, цифровой усилитель с переменным коэффициентом усиления (DVGA), высокоскоростной конвейерный аналого-цифровой преобразователь (ADC), гетеродин (LO), RF-синтезатор и тактовый генератор устранения джиттера.

 

Возможности:

  • Реализует подсистему RF супергетеродинного приемника с входным диапазоном частот 700-2700 МГц, шириной полосы пропускания 100 МГц и 16-битным АЦП;
  • Ускоряет время разработки беспроводной связи, программного обеспечения для радио, военных или тестово-измерительных приложений с проверкой IF сигналов цепи;
  • Оценить этот дизайн легко с поддержкой сбора данных и инструментов анализа;
  • Эта конструкция протестирована и включает оценочный модуль (EVM), приложение для настройки и руководство пользователя.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

TIDA-00374 – референс-дизайн, использующий наномощный таймер Texas Instruments, ультрамалопотребляющую беспроводную микроконтроллерную платформу SimpleLink™ и технологию зондирования влажности для демонстрации сверхнизкого потребления при использовании определенной скважности в работе датчиков конечных узлов. Использование этих технологий ведет к экстремально долгой длительности жизни батарей: более 10 лет при использовании стандартной литиевой дисковой батареи CR2032. TI дизайн включает в себя технологии проектирования систем, детальные результаты тестов, а также другую необходимую информацию по проекту.

Возможности:

Возможности:

  • Использование наномощного системного таймера для периодического с определенной скважностью получения результатов измерений, что позволяет использовать стандартные литиевые батареи более 10 лет
  • Настраиваемый интервал пробуждения системы
  • Экстремально низкий остаточный ток (183 nA в течение 59.97 sec.)
  • Ультранизкий ток в открытом состоянии благодаря низкой активности процессора и малым токам радиопередачи (4.04 mA в течение 30 ms)
  • Точность измерений относительной влажности ±2%
  • Точность измерения температуры ±0.2°C

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The C2000 Delfino microcontrollers' demand for a tight tolerance on both of its supply rails; this supervisory topology is designed to monitor the two voltage rails and assert a reset when either rail is not within its threshold. The two supervisors will monitor for both undervoltage and overvoltage conditions on each voltage rail; this layout is also less prone to asserting nuisance resets due to the user selectable options on the TPS3702 product family.

Возможности:

High Threshold Accuracy Threshold adjustable through SET pin Internal Hysteresis: 0.55%, 1.0%

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Схемотехника
  • BOM
Описание:

Базовый проект TSW38J84 EVM представляет собой платформу для демонстрации решения двухканального передатчика с интегрированным резонатором. В данном базовом проекте используется устройство 2.5 GSPS DAC38J84 с высококлассными модуляторами: TRF3722 (с интегрированными PLL/ VCO) и TRF3705. TRF3722 и TRF3705 можно объединить для создания двухканального решения, в котором TRF3722 будет выступать в роли локального резонатора (LO) для обоих модуляторов. Интерфейс связи между DAC38J84 и модуляторами, а также методы измерения характеристик совместной работы ЦАП и модуляторов могут варьироваться. Приведённые результаты измерений включают в себя измерения полосы пропускания, выходной точки пересечения третьего порядка, искажения гармоник и подавления частот за пределами полосы пропускания.

Возможности:

  • Полноценное решение двухканальной передачи «биты-РЧ» и использованием интерфейса JESD204B
  • Платформа для тестирования 2.5 GSPS DAC38J84 с двумя высококлассными модуляторами
  • Выходная частота TRF3722 и TRF3705 достигает 4 ГГц
  • Решение с поддержкой полосы пропускания до 1 ГГц
  • Решение двухканальной передачи для современных систем связи, военного назначения и контрольно-измерительных приборов

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-00419 TI Design is a demonstration of a SONAR receive path sub-system using the integrated analog front end (AFE) AFE5809. The AFE5809 features 8 channels of analog signal conditioning (LNA+VCAT+PGA) and Digital Processing (ADC+Digital Demodulator) that brings a high level of system receive path integration and enables high-performance echo-location imaging for high-end SONAR systems. This reference design demonstrates this SONAR sub-system with a schematic modified from the AFE5809EVM. The test data included is taken by combining the full AFE5809EVM with the TSW1400EVM FPGA Capture Card and their respective Software GUIs in order simulate a complete receive chain solution capable of high-performance measurement.

Возможности:

Capable of measuring SONAR signals from 30kHz-32.5MHz Digital Demodulator for envelope detection and beamforming Variable Sample frequency 10-65MSPS with external clock capability Variable Gain settings with a -4dB to 54dB range Variable input impedance settings This design is tested and provides design reference materials including Schematics, and BOM.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Широкополосные радиочастотные приемники позволяют значительно расширить возможности радиоаппаратуры. Широкая полоса пропускания позволяет гибко настраивать каналы без внесения изменений в аппаратную часть, а так же принимать несколько каналов на разных частотах одновременно.

Данное типовое решение – широкополосный радиочастотный приемник с АЦП с частотой дискретизации 4 Гвыб./с, дифференциальным усилителем с частотой пропускания от 0 до 8 ГГц. Данный дифференциальный усилитель позволяет работать с низкочастотным сигналом, вплоть до постоянного тока, что невозможно при использовании согласующего трансформатора.

 

Возможности:

  • Типовое решение с полосой пропускания 2 ГГц
  • Поддерживает работу с постоянным током
  • Поддерживает несимметричный и дифференциальный вход
  • Решение включает в себя полноценную систему тактирования и питания

Документация:
  • Схемотехника
  • BOM
Описание:
This system level design shows how two ADC12J4000 evaluation modules (EVMs) can be synchronized together using a Xilinx VC707 platform. The design document describes the required hardware modifications and device configurations, including the clocking scheme. Example configuration files are shown for each EVM. The FPGA firmware is described and the relevant Xilinx IP block configuration parameters are shown. Data taken on the actual hardware is shown and analyzed, showing synchronization within 50 ps without characterized cables or calibrated propagation delays.

Возможности:

Demonstrates a typical phased array radar sub-system by showing synchronization of JESD204B giga-sample ADCs The LMK04828 clocking solution used is described in detail Test results show synchronization within 50 ps without any characterization of cables or calibration of propagation delays Xilinx firmware development is discussed to offer a clear understanding of the requirements This sub-system is tested and includes example configuration files

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
A common technique to estimate the position of emitters uses the amplitude and phase shift data of a signal derived from an array of spatially distributed sensors. For such systems, it is important to guarantee a deterministic phase relationship between the sensors to minimize errors in the actual measured data. Thisapplication design will discuss how multiple Analog to Digital Converters (ADCs) with a JESD204B interface can be synchronized so that the sampled data from the ADCs are phase aligned.

Возможности:

Synchronized 2 giga sample ADCs sampling at 3.072GHz System expandable to more than 2 ADCs Phase variation less than 1 ADC clock period Easy to use software interface for control and data acquisition Excellent spur and noise perfromance of ADC at 3.072GHz This design is tested and includes software, demo hardware and a design guide.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The ADC12D1600RFRB reference design provides a platform to demonstrate a high speed digitizer application which incorporates clocking, power management, and signal processing. The reference design utilizes the 1.6 GSPS ADC12D1600RF device, onboard FPGA Xilinx Virtex 4, and high performance clock synthesizer LMX2531 to meet the system requirements of a 9 bit ENOB high speed digitizer.

Возможности:

2 Channels of GSPS analog-to-digital conversion Greater than 9 bits ENOB over wide input frequency range Protoype for low cost dual channel high speed digitizer for test and measurement systems

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This board allows the LMH5401 to be used as a low gain amplifier or as an attenuator.

Возможности:

DC coupled Minumum gain of 0.5V/V Split Supply voltage 6 GHz Bandwidth

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDA-00534 reference design provides guideline and test data of a cost effective small size power solution to power the main 3.3V voltage rails of the CC3200 wireless MCU or any other noise sensitive system from a 5V voltage source.

Возможности:

Power management solution for noise sensitive systems with wireless capabilities. Provides 3.3V clean voltage supply from a 5V power rail (i.e. battery, USB connector, Power over coaxial). Low current to ground during load standby (50μA typical). 50dbs input ripple rejection at 100 kHz noise frequency and maximum load current. Great load transient response. Better than 5% output voltage transient from 1mA to 250mA load current change. Small foot print; area smaller than 31.7 mm2

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Схемотехника
  • BOM
Описание:

BQ25892 - это высокоинтегрированый контроллер для управления зарядкой одного Li-Ion или Li-polymer элемента и для управления питанием широкого спектра портативных устройств с USB или высоковольтным адаптером питания. Низкое сопротивление питающих цепей позволяет добиться оптимальной работы устройства, ускоряет процесс зарядки и продлевает время работы от аккумулятора в процессе разрядки. Интерфейс I2C позволяет настроить параметры зарядки аккумулятора и системные параметры, что делает данное решение реально гибким.

 

Возможности:

  • Поддерживает высоковольтный адаптер питания для получения тока зарядки до 5 А;
  • Высокоинтегрированное решение с высокой эффективностью работы;
  • Оптимизация входного тока (Input Current Optimizer, ICO) для эффективного использования адаптера питания;
  • АЦП для мониторинга системы и батареи;
  • Встроенный полевой транзистор с низким сопротивлением открытого канала для продления времени работы аккумулятора.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Тестирование
Описание:
This design is a 9.8-GHz wideband, low-phase noise, integrated continuous wave (CW) RF signal generator with versatile spur reduction technique. The output level can be programmed from -32 dBm to 14.5 dBm in 0.5-dB steps. This signal generator can be used as local oscillator for applications, such as analog and vector signal generator, and can also be used as a clock generator for RF ADCs. The TIDA-00626 can be controlled from any PC via the TI USB2ANY interface and also using the microcontroller MSP430F5529 launch pad.
Возможности:

Integrated wideband frequency synthesizer with output range of 0.02 GHzto 9.8 GHz Excellent phase-noise performance; synthesizer phase noise at 6 GHz, -110 dBc/Hzat 100-KHz offset, -132 dBc/Hzat 1-MHz offset Low-noise synthesizer, in-band spurs (-75 dBc) Programmable output level 14.5 dBm to -32 dBm, 0.5-dB steps Versatile boundary spurs reduction using LMK61E2

Документация:
  • Схемотехника
  • BOM
Описание:
A wideband single-ended to differential conversion reference design in both DC- and AC- coupled applications is presented. The design evaluates the performance of the LMH5401 and LMH6401 cascade and offers insight into the design.

Возможности:

4.5GHz bandwidth with 30dB maximum total voltage gain Digitally-controlled gain range of 32dB in 1dB steps 50-Ω Input DC- or AC-coupled single-ended to differential conversion Output IP3 at RL = 200Ω: 40dBm at 500MHz 33dBm at 1GHz Output common-mode control capability: VMID ±0.5V Compact design ideal for portable application with PD = 645mW

Документация:
  • Схемотехника
  • BOM
Описание:
A low THD+N amplifier signal chain for driving headphones is presented. The design walks through various factors to consider in order to optimize performance based on customer needs.

Возможности:

Ultra-low distortion, THD+N < 0.0003% Low power consumption, 18.25mW/channel Ability to drive 50mW of output power into 32W headphone load without sacrificing performance Compact design ideal for portable application Low-power mode to save power in portable applications The circuit performance is thoroughly whetted and includes the entire amplifier singal-chain and a design guide that walks the user throguh various options to consider when designing a headphone amplifier

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:

Референс дизайн, реализовывающий законченный 120 МГц широполосный оптический фронт-энд, заключающий в себе высокоскоростной трансимпедансный усилитель, дифференциальный усилитель и высокоскоростной 14-битный АЦП 160 MSPS с интерфейсом JESD204B. Дизайн включает в себя все необходимое программное и аппаратное обеспечение для оценки производительности системы по отклику на высокоскоростные оптические импульсы, генерируемые лазерным драйвером и диодом для решений, включающих оптическую временную рефлектометрию.

 

Возможности:

  • Оптический фронт-энд с демонстрацией производительности системы;
  • Высокоскоростная сигнальная часть с полосой пропускания более 120 МГц;
  • Высокоскоростной трансимпедансный усилитель для преобразования тока в напряжение, а также дифференциальный усилитель, управляющий высокоскоростным 14-битным АЦП;
  • Драйвер сверхбыстрого лазерного светодиода и лазерный светодиод для генерирования сигнала Tx;
  • Фронт-энд на основе лавинного фотодиода с высоковольтным источником питания на борту;
  • Гибкость и простота замены компонентов в оптической части, усилителе и АЦП.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-00783.1 reference design is a triple output wide Vin power module design. It provides 3.3V, 1.8V and 1.2V output, at 6W total power. The layout is optimized for space constrained applications.

Возможности:

LMZ36002 wide Vin power module with integrated inductor, 4.5V to 60V input, 2A output LMZ20502 nano module with integrated inductor 4.5V to 40V wide input range Power module design with minimum external components 400 sq. mm compact solution size This circuit board is tested, and the design files and test report are included

Документация:
  • Схемотехника
  • BOM
Описание:
Modern high-speed data acquisition systems push for higher bandwidth while delivering state of the art performance. Next generations systems require instantaneous bandwidths beyond 1GHz to cover new emerging communications standards such as 802.11 ac and 5G for example. To achieve wider bandwidths a dual ADC is used as a complex (IQ) receiver in 0-IF type architecture. Performance considerations are avoiding IQ mismatch and imbalances and therefore make the I and Q paths symmetrical. This TI design describes a 2GHz wide band digitizer consisting of a dual RF ADC driver and a dual channel 14bit 3Gsps ADC with the necessary analog filter network. This design captures 2GHz of frequency spectrum at RF first with a wide bandwidth IQ demodulator and then amplifies, filters, and samples the two complex frequency bands at baseband, dc-1 GHz.

Возможности:

Optimal method for digitizing 2GHz or greater of signal bandwidth DC Coupled signal path utilizing LMH3404 amplifier Optimzed low jitter clocking solution utilizing LMX2592 and LMK04828

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
A direct RF sampling receiver approach to a radar system operating in S-band is demonstrated using the ADC32RF45, 3-Gsps, 14-bit analog to digital converter (ADC). RF sampling reduces the complexity of a system by removing down conversion and using a high sampling rate enables wider signal bandwidths. The approach is demonstrated by building a receiver based on the ASR-11 air traffic control radar specifications.
Возможности:

S-band radar reference design using RF sampling architecture Example lineup analysis with RF sampling ADC Measurements to verify calculated performance Radar specific measurements with detection scheme Supports greater than 1-GHz instantaneous signal bandwidth

Документация:
  • Схемотехника
  • BOM
Описание:
This reference design discusses the use and performance of the Digital Variable-Gain high-speed amplifier, the LMH6401, to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and measued, including AC-coupling and DC-coupling, to meet the requirements of a variety of applications.

Возможности:

Low noise Variable Gain Amplifier Dual High Speed ADC AC and DC coupling Complete clocking solution Tested Reference design that includes an evaluation board, configuration software, and User's Guide

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design discusses the use and performance of the Ultra-Wideband, Fixed-gain high-speed amplifier, the LMH3401 to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and measued, including AC-coupling and DC-coupling, to meet the requirements of a variety of applications.
Возможности:

Low noise, 16-dB Gain Amplifier Dual High Speed ADC AC and DC coupling Complete clocking solution Tested Reference design that includes an evaluation board, configuration software, and User's Guide

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDA-00976 TI Design is a high-speed current-to-voltage circuit. This design is optimized for current-sense applications that require high-speed current measurements in the positive supply rail for voltages from 5 to 30 V. This design will reduce the common-mode voltage from 30 V and produce an output voltage centered at 2.5 V for sampling with an analog-to-digital converter (ADC). The output common mode can be easily changed by using different precision references.
Возможности:

Bandwidth > 15 MHz Convert Current-to-Voltage High-Side Voltage Range from 5 to 30 V Flexible Output Common-Mode Voltage

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design implements an IF subsystem for a standard wireless signal tester with an active balun-amplifier (LMH5401), LC bandpass filter, 16-bit ADC (ADC31JB68) and clock cleaner and generator PLL (LMK04828). Measurements using modulated signals demonstrate reception of the signal with high constellation clarity and MER sufficient for testing a wide variety of standard signal types including 802.11ac (Wi-Fi), Bluetooth, Zigbee, and the common cellular standards like UMTS and LTE.
Возможности:

Implements an IF Subsystem for Standard Wireless Signal Tester With 160-MHz Bandwidth Support for Most Standard Wireless Signal Data Types

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
To further increase the range, data rate, and reliability of modern mobile communications systems, system designers continue to place more emphasis on multiple-antenna transmitter systems to achieve combinations of spatial diversity and spatial multiplexing. Such implementations can further compensate for path loss and the multipath effect of transmission mediums. These implementations can also potentially increase range and data rate and improve reliability. Multiple-antenna systems with beamforming techniques also allows for better focus of transmitter energy and the system can potentially reduce the size of an antenna while increasing the transmitter range. More mobile communications systems and radar systems are starting to adopt multiple-antenna transmitters in their designs. For such multiple-antenna transmitter implementations, each individual transmitter requires digital-to-analog converters (DACs) for the digital bits to RF transmission. Multiple transmitters and the associated antenna must also be synchronized in time. The design may utilize JESD204B subclass 1 type DAC3xJ8x, which has the capability to achieve multiple DAC3xJ8x device synchronization. The DAC3xJ8x is a high-speed 16-bit DAC with up to 2.8 GSPS of sample rate. All of the capabilities of DAC3xJ8x simplify device synchronization and facilitate the design of a multiple-antenna transmitter system.

Возможности:

High-Speed Data Transfer High Sample Rate Digital-to-Analog Conversion JESD204B Subclass 1 Support Multi-Device Synchronization Synchronized Clock Distribution

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Many products are now becoming connected through the Internet of Things (IoT), including test equipment such as digital multimeters (DMM). Enabled by Texas Instruments’ SimpleLink™ ultra-low power wireless microcontroller (MCU) platform, the TIDA-01012 reference design demonstrates a connected, 4½ Digit, 100kHz true RMS, DMM with Bluetooth® low energy connectivity, NFC Bluetooth pairing, and an Automatic Wake-Up feature enabled by TI’s CapTIvate™ technology.
Возможности:

4 1/2 digit, 50K count resolution Wireless MCU enabling bluetooth low energy (BLE) for IoT wireless Automatic wake-up enabled by CapTIvate capacitive touch technology Low power design and power management systems BLE mobile app pairing enabled by NFC dynamic interface Firmware-based true RMS measurements

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:
The TIDA-01015 is a clocking solution reference design for high speed direct RF sampling GSPS ADCs. This design showcases the significance of the sampling clock to achieve high SNR for 2nd Nyquist zone input signal frequencies. ADC12J4000 is a 12-bit, 4-GSPS RF sampling ADC with 3-dB input bandwidth of 3.2 GHz capable of capturing signals up to 4 GHz. This design highlights a clocking solution for the ADC12J4000 using TRF3765, to achieve high SNR performance at high input frequencies used in applications such as digital storage oscilloscopes (DSO) and wireless testers.
Возможности:

12-bit, 4-GSPS RF sampling ADC clocking solution Up to 4-GHz input signal capture capability JESD204B compliant low-phase noise clocking solution for RF sampling ADC

Документация:
  • Схемотехника
  • BOM
Описание:
TIDA-01016 is a clocking solution for high dynamic range high speed ADC. RF input signals are directly captured using the RF sampling approach by high speed ADC. TheADC32RF45 is a dual- channel, 14-bit, 3-GSPS RF sampling ADC. The 3-dB input bandwidth is 3.2 GHz, and it captures signals up to 4 GHz. This design showcases the clocking solution using the LMX2582, to achieve the best SNR performance of ADC32RF45 at higher input frequencies used in microwave backhaul applications.
Возможности:

3 GHz low-phase noise clocking solution for RF sampling ADC with >51 dB SNR @ 3.65 GHz input 4GHz high frequency input signal capture capability Large signal bandwidth, high dynamic range RF sampling receiver solution

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDA-01017 reference design demonstrates the performance of a clocking solution for a high speed multi-channel system, analyzed by measuring the channel to channel skew for the entire input frequency range of the RF sampling ADC. Channel to channel skew is critical for phased array radar and oscilloscope applications. The ADC12J4000 is a low power, 12-bit, 4-GSPS RF-sampling analog to digital converter (ADC) with a buffered analog input, integrated digital down Converter, features a JESD204B interface, and it captures signals up to 4GHz. This design showcases the clocking solution using the LMK04828, to achieve the synchronization between multiple ADC12J4000 signal chains using synchronized SYSREF.
Возможности:

Synchronization of multi-channel high speed ADCs RF sampling ADC clocking solution 4GHz high frequency input signal capture capability Low-phase noise clocking solution for RF sampling ACC

Документация:
  • Схемотехника
  • BOM
Описание:
High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 wideband PLL with integrated VCOs to generate a 10 MHz to 15 GHz clock and SYSREF for JESD204B interfaces. The 10 KHz offset phase noise is < -104 dBc/Hz for a 15 GHz clock frequency. By using TI’s ADCDJ3200 high speed converter EVMs, a board-to-board clock skew of <10ps is achieved and a SNR of 49.6 dB with a 5.25 GHz input signal. All key design theories are described, guiding users through the part selection process and design optimization. Finally, schematic, board layout, hardware testing, and results are also presented.
Возможности:

Up to 15GHz sample clock generation Multi-channel JESD204B compliant clock solution Low phase noise clocking for RF sampling ADC/DAC Configurable phase synchronization to achieve low skew in multi-channel system Supports TI’s high-speed converter and capture cards (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The RF sampling architecture offers an alternative to the traditional super-heterodyne architecture. An RF sampling analog-to-digital converter (ADC) operates at a high sampling rate and converts signals directly from radio frequencies (RF) to digital. Because of the high sampling rate, the RF sampling architecture supports very wide signal bandwidths. Higher signal bandwidths increase the capacity of the system allowing for faster data transmission or greater user access. The reference design features the ADC32RF45 which is a dual channel,14-bit resolution ADC sampling up to 3-GSPS. The maximum signal bandwidth is set by the ADC sampling rate divided by two. With this reference design the signal bandwidth capability exceeds 1-GHz. The maximum input frequency is set by the input bandwidth of the input buffers of the ADC and the input transformers. This reference design allows direct capture of RF signals up to 4-GHz which is suitable for all of the key telecommunication bands and S-band RADAR applications. The design includes an optimized clocking solution for maintaining the JESD204B serialized data interface and achieving the highest signal-to-noise ratio (SNR) performance.

Возможности:

3-GSPS RF sampling ADC solution 1 -GHz and larger signal bandwidth capability Low noise, high dynamic range RF sampling receiver solution Low-phase noise clocking solution for RF sampling ADC

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The RF sampling receiver captures signals directly in the radio frequency (RF) band. In a multi-band application the desired signals are not very wide band but they are spaced far apart within the spectrum. The reference design captures signals in different RF bands and digitally down-converts them to baseband. The reference design showcases the ADC32RF80 dual channel, 14-bit, 3-GSPS RF sampling telecom receiver. The device includes two digital down converters (DDC) per channel. The DDC offers decimation values from 8 to 32 and includes a 16-bit numerically controlled. With the high sampling rate of the ADC32RF80 the reference design captures a large swatch of RF spectrum which contains signals in multiple bands and potentially undesired interferers. The DDC independently mixes the desired bands to digital baseband. Decimation reduces the output data rate to a lower level and provides digital filtering around the desired band to eliminate interference and to improve signal-to-noise ratio performance. This feature is critical for high end telecommunication receivers that require high dynamic range.

Возможности:

Digital down converter with decimation solution Interference avoidance configuration Low noise, high dynamic range RF sampling receiver solution Low-phase noise clocking solution for RF sampling ADC

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
Headphone amplifiers usually require positive and negative voltages. In this reference design, both voltages are generated from a single input voltage with an integrated split-rail charge-pump converter. It provides small solution size withfive capacitors andfour resistors.
Возможности:

Small solution size Low distortion Small BOM - only nine external components Adjustable output voltage Tested circuit design; test report and design files are included

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDA-01346 design uses two LMX2594 synthesizers in combination to produce lower noise than is possible with just one. By combining the output of two synthesizers that are in phase, a theoretical 3 dB phase noise benefit is possible due to the output power being 6 dB higher while the noise power is only 3 dB higher. The LMX2594 is an ideal synthesizer for this application as it has a SYNC feature that allows it to have deterministic and repeatable phase as well as a programmable phase that can be used to correct for any phase error due to trace mismatches or any other factors.
Возможности:

3 to 12.5 GHz Output Frequency 40-fs rms Jitter at 9GHz (100 Hz to 100 MHz)

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-01410 reference design uses two LMX2594 synthesizers to produce two outputs that are both coherent and adjustable in phase. Phase coherent outputs are useful for interleaving data converters and also for beam steering applications. This reference design has identical routing for both synthesizers so that it is easy to measure the phase between them.

Возможности:

Two outputs with coherent and adjustable phase Output frequency from 10 MHz to 15 GHz High output power

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

SimpleLink™ Bluetooth®Smart CC2650 uTag (или microtag) – это ультракомпактное решение для семейства устройств SimpleLink CC26xx. Решение подходит для приложений Интернета Вещей (IoT), требует минимум места на плате и может использоваться в модулях Bluetooth® Smart, в медицинском оборудовании и беспроводных датчиках окружающей среды для домашней автоматизации.

 

Возможности:

  • Ультракомпактные размеры платы;
  • Встроенный акселерометр и температурный датчик;
  • Миниатюрный антенный чип;
  • Создан для разработки устройств Bluetooth Smart.

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Антенный модуль WiLink 1837 – типовой дизайн, комбинирующий функциональность модуля WiLink 8 со встроенной антенной на одной плате и сертифицированный, как единый модуль. Благодаря этому клиенты имеют возможность оценить работу модуля WiLink 1837 с помощью встроенных приложений, таких как домашняя автоматизация, Интернет вещей, в которых используются функциональность встроенных Wi-Fi и Bluetooth/ Bluetooth low energy. Этот антенный модуль использует уже протестированную и сертифицированную схему, что позволяет избежать пользователям повторной сертификации при создании приложений.

Возможности:

  • Встроенные сертифицированные модули FCC, ETSI и TELEC;
  • Модуль использует уже сертифицированную плату;
  • Позволяет использовать в приложениях без повторной сертификации;
  • На плате с помощью одной антенны реализована функциональность WLAN, Bluetooth 4.1 и BLE: WLAN 2,4 & 5 ГГц SISO (каналы 20 и 40 МГц) и 2,4 ГГц MIMO (каналы 20 МГц);
  • Это решение включает предварительно сертифицированный модуль со встроенной антенной, руководство по использованию и требуемые для начала работы устройства и программное обеспечение.

Документация:
  • Схемотехника
  • BOM
Описание:

Данное типовое решение предназначено для обеспечения питанием AVS ядра в Keystone Multicore DSP, в основном серии C66x. В серии C66x используется технология Smart Reflex, что позволяет DSP управлять собственным питанием. Данная возможность реализована с использованием синхронного понижающего преобразователя (TPS56121) с управлением выходным напряжением через LM10010. LM10010 принимает 6-ти или 4-х битный сигнал управления от DSP и подстраивает выходное напряжение TPS56121, который питает DSP. Высокая точность LM10011 (1.0%) позволяет сэкономить, сократив количество компонентов в цепи питания. Для процессоров, которым нужно определенное стартовое напряжения, LM10011 может быть настроен на старт с одного из 16 предустановленных параметров.

 

Возможности:

  • Выходная точность 1.0% (0°C to +100°C);
  • Выходная точность 1.25% (–40°C to +125°C);
  • Диапазон входного напряжения: +2.97 V to +5.5 V;
  • Настраиваемый VID формат (6/4 бит);
  • 16 предустановленных параметров старта;
  • Достаточная точность для поддержки пользовательского UVLO;
  • Протестированное решение включает в себя схему, файлы проекта печатной платы, перечень компонентов и результаты тестов.

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

Одноканальный источник тактовых импульсов нельзя использовать для тактирования нескольких тактовых входов в высокопроизводительных процессорных устройствах, например, таких как многоядерные ARM Cortex-A15 процессоры 66AK2Ex и AM5K2Ex, так как чрезмерная нагрузка, помехи от рассогласования и шумы негативно влияют на производительность. Однако этого можно избежать, используя несколько источников тактовых импульсов вместо одного. Этот дизайн демонстрирует генерирование тактовых сигналов для семейств 66AK2Ex и AM5K2Ex процессоров Keystone II с ядром ARM Cortex-A15 + DSP и многоядерных ARM процессоров путем использования дерева дифференциальных тактовых сигналов. Дизайн демонстрирует законченное решение для генерации всех необходимых тактовых сигналов для ядер и периферии SoC.

 

Возможности:

  • Дерево дифференциальных тактовых сигналов для многоядерных ARM Cortex-A15 систем на кристалле 66AK2Ex и AM5K2Ex;
  • Использование CDCM6208 для генерации всех необходимых тактовых сигналов, необходимых для ядер и периферии;
  • Графический интерфейс пользователя для управления регистрами;
  • Завершенный системный дизайн с принципиальной схемой, BOM, дизайн файлами и руководству по проектированию аппаратной части.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The K2E devices require power supplies to be sequenced in a proper order. This design demonstrates power sequencing for the 66AK2Ex and AM5K2Ex families of KeyStone II ARM+DSP and ARM-only multicore processors by use of the UCD9090. The UCD9090 is a 10-rail PMBus/I2C addressable power-supply sequencer and monitor. The UCD9090 provides both sequence and timing of the power supply enables. This design shows a power sequencing implementation specific to the K2E EVM platform.

Возможности:

Power supply sequencing reference implementation for the 66AK2Ex and AM5K2Ex SoCs. Uses UCD9090 for power supply sequencing and monitoring for nine voltage rails. Uses the Fusion Digital Power Designer Software to configure and program the UCD9090. Complete system reference with schematics, BOM, design files, and HW Design Guide, implemented on the K2E EVM platform for testing and evaluation.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данное типовое решение - первый широкодоступный процессор со встроенным интерфейсом JESD204B и цифровым Front End’ом для разработчиков, использующих FPGA или ASIC для подключения к высокоскоростным преобразователям данных, с целью сокращения времени выхода на рынок, увеличения производительности, а так же значительного уменьшения стоимости, потребляемой мощности и размера конечного продукта. Подключение ADC12J4000 и DAC38J84 позволяет реализовать эффективные решения в приложениях тестирования, измерения и защиты.

 

Возможности:

  • Простая интеграция сигнального процессора и преобразователя данных через интерфейс JESD204B
  • Многоканальное решение с частотой дискретизации до 368Msps и полосой пропускания 150 МГц
  • Цифровой Front End для фильтрации и повышения или понижения частоты дискретизации
  • FFT/ iFFT преобразования с применением ускорителя FFTC
  • Решение оптимизировано для применения в приложениях тестирования, измерения и защиты
  • Широкополосное решение с интерфейсом JESD, включающее в себя DSP, платы АЦП и ЦАП, демонстрационное программное обеспечение, графический интерфейс пользователя для конфигурации и руководство по быстрому старту
  • Надежная платформа для демонстрации и разработки, включающая в себя три отладочные платы, схему, перечень компонентов, руководство пользователя, тесты производительности, программное обеспечение и примеры

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Документация:
  • Схемотехника
  • BOM
Описание:
The K2E requires the use of AVS SmartReflex control for the CVDD core voltage. This design provides method of generating the proper voltage without the need for any software. The circuit is currently implemented on the XEVMK2EX.

Возможности:

Provides the AVS SmartReflex Core voltage required by the K2E Meets the 5% voltage requirement for CVDD Operates using the VCNTL interface No voltage converters needed for VCNTL interface No software required for operation

Документация:
  • Схемотехника
  • BOM
Описание:
The K2E requires the use of AVS SmartReflex control for the CVDD core voltage. This design provides method of generating the proper voltage using software and the PMBus interface of the TPS544C25. The circuit can be implemented on the XEVMK2EX.

Возможности:

Provides the AVS SmartReflex Core voltage required by the K2E Meets the 5% voltage requirement for CVDD Uses the PMBus interface on the TPS544C25 for control Uses software to send the VOUT command Complete system reference with schematics, BOM, design files, and HW Design Guide, implemented on the K2E EVM platform for testing and evaluation

Документация:
  • Схемотехника
  • BOM
Описание:

В данном проекте TI показана реализация радара с синтезированной апертурой (SAR) в реальном времени на основе многоядерного цифрового сигнального процессора (ЦСП) TMS320C6678 от TI. Одной из основных трудностей при реализации SAR является генерирование изображений с высоким разрешением в реальном времени, так как процесс формирования изображения задействует процедуры обработки сигнала, требующие значительные вычислительные мощности. TI реализовал алгоритм SAR на восьмиядерном ЦСП C6678 с фиксированной и плавающей точкой, чтобы продемонстрировать его производительность в данном применении, а также то, как она будет меняться при задействовании одного, двух, четырёх и восьми ядер ЦСП. Алгоритм обработки SAR доплеровского диапазона функционально промодулирован, а вычислительные задачи распределены по нескольким ядрам, работающим параллельно друг другу. Процедура распределения задач выполнена с применением OpenMP.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Данный базовый проект испытан и включает в себя отладочный модуль (EVM), программное обеспечение и руководство пользователя
  • Аппаратная платформа включает в себя TMDSEVM6678 EVM – высокопроизводительную, выгодную с точки зрения «цена-качество» платформу разработки на базе высокопроизводительного ЦСП TMS320C6678 с архитектурой C66x KeyStone™ от TI
  • Данный проект включает в себя схемы электрические принципиальные, файлы проекта и перечень элементов
  • Алгоритм SAR, входные бинарные файлы и скрипты отображения включены в проект наряду с ссылками для скачивания BIOS-MCSDK и программного фреймворка SDK
  • В руководстве проекта описаны реализация алгоритма доплеровского диапазона, необходимые аппаратное и программное обеспечения, а также приведена пошаговая инструкция по созданию и запуску приложения SAR

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:
For modern radar system developers currently using an FPGA or ASIC to connect to high speed data converters, who need faster time to market with increased performance and significant reduction in cost, power, and size, this reference design includes the first widely available processor integrating a JESD204B interface and Digital Front End (DFE) processing. Connecting to the ADC14X250 and DAC38J84 provides an efficient solution for avionics and defense applications such radar, electronic warfare, compute platforms and transponders.
Возможности:

Easy integration of signal processor to data converters over JESD204B Sampling of a single 100MHz channel, when connected to ADC14X250 DFE processing for filtering, down-sampling or up-sampling; FFTC hardware accelerator to offload compute-intensive 2D FFT operations, achieving low latency and high accuracy Wideband sampling with JESD attached signal processing solution including Digital Signal Processor (DSP), ADC and DAC boards, demo software, configuration GUIs and Getting Started Guide A robust demonstration and development platform including three EVMs, a deterministic latency card, schematic, BOM, user guide, benchmarks, software and demos

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
For wideband receiver system developers currently using FPGA or ASIC to connect High Speed data converters to a baseband processor, who need faster time to market with increased performance and significant reduction in cost, power, and size. This reference design includes the first widely available processor integrating a JESD204B interface and Digital Front End Processing (DFE). Connecting ADC32RF80 to DAC38J84 provides an efficient solution for avionics and defense, test and measurements and industrial applications.
Возможности:

Easy integration of signal processor to data converters over JESD204B Usable bandwidth of two 75MHz channels or a single 100MHz channel when connected to ADC32RF80 DFE processing for filtering, down-sampling or up-sampling: FFTC hardware accelerator to offload comput-intensive 2D FFT operation, achieving low latency and high accuracy Wideband sampling with JESD attached signal processing solution including Digital Signal Processor (DSP), ADC and DAC boards, demo software, configuration GUIs and getting started guide A robust demonstration and development platform including three EVMs, a deterministic latency card, schematic, BOM, user guide, benchmarks, software and demos

Документация:
  • Схемотехника
  • BOM
Описание:

Этот референс дизайн обеспечивает теоретические сведения, выбор компонентов и симуляцию для высокоточного измерения тока по топологии low-side в диапазоне 10 мкА…10 мА. Соответствующий линейный выход от 100 мВ до 4,9 В. В то время как традиционные операционные усилители могут быть использованы для подобного применения, инструментальный усилитель INA326 обеспечивает дифференциальное измерение тока по топологии low-side благодаря уникальной внутренней топологии, обеспечивающей линейные rail-to-rail операции по входу и выходу.

 

Возможности:

  • Измерение тока в диапазоне 10 мкА…10 мА;
  • Ошибка менее 0,1%;
  • Выход 100 мВ…4,9 В;
  • Однополярное питание;
  • Измерения low-side;
  • Уникальная схема коммутации усиления;
  • Инструментальный усилитель INA326.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This TI Verified Design implements a single-supply, low-side current sensing solution that can accurately detect load current from 0-1A. The corresponding linear output range is from 0V to 4.9V. This design relies on the LM7705 inverting charge pump to bias the negative supply of the OPA320 to -0.23V. This setup extends the linear output range of the amplifier below 0V. The circuit's linear operation across the entire 0-1A input range enables calibrated performance to within ±0.003% error.

Возможности:

0 - 1 A Current Sense 0 to 4.9 V Output Single-Supply Solution ±0.003% FSR Error (calibrated) ±0.0002% Zero Scale Error (calibrated)

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This Verified TI Precision Design implements a low-drift, bi-directional, low-side, single-supply current sensing solution that measures load currents from -2.5 A to +2.5 A. The output range is from 250 mV to 2.75 V, with 0 A current centered at 1.5 V. To achieve low-drift performance, the solution utilizes the INA213B and REF2030. The design’s functionality and performance were verified by fabricating a PCB and measuring results over temperature from -40 °C to 125 °C.

Возможности:

Low-side current sensing Measured load current: +/-2.5 A 250mV to 2.75V output 0 A centered at 1.5 V ±0.0522% Full-scale range error (-40 °C to 125 °C) Low-drift, Single-supply

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

TIPD165 – референс-дизайн Ti изолированного решения для измерения тока, выполненный на базе изолированного дельта-сигма модулятора и микроконтроллера TMS320F28377D. Эта схема позволяет измерять ток с помощью шунта в приложениях, требующих превосходную гальваническую изоляцию и точность и может быть использована в промышленных решениях по управлению двигателями, фотогальванических инверторах и счетчиках электроэнергии. Решение позволяет измерять ток нагрузки в пределах -10 А…10 А с точность, превосходящей 0,3% без калибровки, а также обеспечивает двойной функционал канала высокого разрешения и дополнительного канала обнаружения перегрузки и короткого замыкания.

Возможности:

  • Проверенный дизайн, включающий в себя теоретическое описание, выбор компонентов, симуляцию TINA-TI, результаты измерений, PCB дизайн и модификации;
  • Гальванически изолированное решение для измерения тока;
  • 16-битный выход при скорости 78,1 kSPS;
  • ±10А с точностью <0,3% (некалиброванная точность);
  • Отношение сигнал/шум 78 дБ.

Возможность заказа
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Это высокоточное и проверенное решение TIпреобразует дифференциальный токовый выход аудио ЦАП в несимметричное напряжение для подключения низкоомных наушников. Такое решение соответствует требованиям к высокоточному качественному воспроизведению звука, набирающему популярность на рынке мобильных телефонов и аудиоплееров.

Возможности:

  • Высокоточное, проверенное решение от TI
  • Решение включает в себя теоретический материал, модель в среде TINA-TI, схему, файлы печатной платы, перечень компонентов и результаты тестирования
  • Отношение сигнал/шум <0.01 дБ (20 Гц-20 кГц)
  • Сдвиг фазы <5 градусов (20 Гц-20 кГц)
  • Максимальная выходная мощность: 55 мВт (32 Ом, THD+N: 0.00035%)

Возможность заказа
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном прецизионном проекте TI иллюстрируется процесс сопряжения предусилителя с электретными микрофонными капсулами. В нём объясняются общая конструкция и принципы функционирования электретного микрофона и используется OPA172 для усиления сигнала микрофона до общего уровня напряжений аналоговой линии.

Возможности:

  • Испытанный прецизионный проект TI
  • Разработан для питания от одной батареи на 9 В
  • Ток питания ~ 2 мА
  • ОСШ 68 dB с микрофоном
  • Данный проект испытан и включает в себя теоретический материал, анализ подбора компонентов, симуляцию TINA-TI, схему электрическую принципиальную и трассировку печатной платы, перечень элементов и результаты измерений.
 

Возможность заказа
  • Заказать BOM
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы