forward

Radios

Описание:
The PMP8372 design is optimized for small size and uses the TPS84250 step-down power module on the top- side with the TPS84259 negative output power module on the bottom-side to implement both positive and negative output voltages from a 12V/24V source. The output voltages can be adjusted from +/-3V to +/-15V with resistor changes. The design is capable of 1-A outputs. The positive-input TPS7A4700 LDO and negative-input TPS7A3301 LDO are included for a low noise, high PSRR solution that is ideal for powering bipolar amplifiers, data converters, or other noise-sensitive analog circuitry.

Возможности:

Wide input Voltage range from 7V to 40V Dual output voltages can be adjusted from +/-3V to +/-15V, which are capable of 1A outputs High PSRR LDOs: Positive output 80dB PSRR @ 100Hz and Negative output 72dB PSRR @ 100KHz Positive output noise: 7μVrms (10Hz, 100kHz), Negative output noise: 30μVrms (10Hz, 100kHz) Ultra Low noise for powering bipolar amplifier, data converter, or other noise-sensitive analog circuitry

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
This reference design is a guide to the schematics and layout for the system designer using a GSPS ADC in their system. Use this reference design along with the datasheet — the datasheet is always the final authority. Also, the ADC1xDxxxx(RF)RB Reference Board provides a useful reference design. All design source files for the Reference Board as well as the CAD/CAE symbols for the ADC are available on the product web page or TI-Designs for download. For the purpose of this document, ADC or GSPS ADC refers to the ADC12D1800RF, ADC12D1600RF, ADC12D1000RF, ADC12D800RF, ADC12D500RF, ADC12D1800, ADC12D1600, ADC12D1000, ADC10D1500, ADC10D1000, ADC12D1600QML, and ADC10D1000QML.

Возможности:

Analog Input, clock input and Power design issues are discussed Layout concerns on synchronisation of multiple devices Understand the key care abouts of GSPS ADC schematic and layout design Examples are provided in the form of the design layout files

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
JESD204B links are the latest trend in data-converter digital interfaces. These links take advantage of high-speed serial-digital technology to offer many compelling benefits including improved channel densities. This reference design addresses one of the challenges of adopting the new interface: understanding and designing the link latency. An example achieves deterministic latency and determines the link latency of a system containing the Texas Instruments LM97937 ADC and Xilinx Kintex 7 FPGA.

Возможности:

Guarantee deterministic latency across the JESD204B link Understand the tradeoff between link latency and tolerance to link delay variation Use a formulaic and procedure-based approach to design the link latency Implement a JESD204B link using Texas Instruments' ADC16DX370 or LM97937 ADC and a Xilinx Kintex 7 FPGA

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Это решение демонстрирует модификации платы, требуемые для приложений с поддержкой высокой пропускной способности и высокой частоты, использующий текущий источник ЦАП DAC38J84 с модулятором TRF3704. TRF3704 – это модулятор 6 ГГц, поддерживающий широкие диапазоны модуляций. DAC38J84 – это конвертер 2,5 Гвыборок/с, поддерживающий базовый диапазон 600 MГц. Комбинация облегчает работу на частотах и с пропускной способностью, которые ранее были недостижимы для высокопроизводительных систем связи.

Возможности:

  • Поддержка полосы пропускания 600 МГц, соответствующей полосы пропускания радиочастотного диапазона 1,2 ГГц;
  • Работа до 6 ГГц с хорошим коэффициентом усиления и линейностью характеристики;
  • Обеспечивает правильное преобразование сетевого интерфейса ЦАП для модулятора;
  • Обеспечивает резервирование для LPF между ЦАП и модулятором;
  • Вносит изменения для обеспечения плоской частотной характеристики ББ для приложений с высокой пропускной способностью;
  • TSW38J84 - это типовое решение с графическим интерфейсом, которое можно купить; любые изменения могут быть простестированы на этой отладочной плате.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Применение методов выравнивания – это эффективный способ компенсирования потерь в канале передачи по последовательному интерфейсу JESD204B в преобразователях данных. В данном базовом проекте использован ADC16DX370, сдвоенный 16-битный аналого-цифровой преобразователь (АЦП) на 370 MSPS, в котором используется метод выравнивания с ослаблением для подготовки последовательных данных для передачи со скоростью 7,4 Гбит/с. У пользователя существует возможность оптимизировать ослабление (DEM) и размах выходного напряжения (VOD) выходного драйвера, чтобы эти параметры канала находились в обратно пропорциональной зависимости. Эксперименты показывают чистый приём сигнала на расстоянии 20 дюймов с использованием материала FR-4.

Возможности:

  • Позволяет добиться высокоточной работы последовательного интерфейса JESD204B с учётом использования недорогих материалов печатной платы
  • Дает возможность прийти к пониманию ограничений, которые накладывают каналы с потерями, и освоить методы выравнивания для снятия этих ограничений
  • Использовать выверенный подход к оптимизации параметров выравнивания ADC16DX370
  • Базовый проект протестирован и включает в себя отладочный модуль, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Растущий спрос на беспроводные сети для обеспечения быстрой передачи данных пользователям увеличивает производительность приемопередающего оборудования для обеспечения достаточной пропускной способности и поддержки крупнейших стандартизированных несущих частот (с агрегацией частот в некоторых случаях), а также достаточную чувствительность приемника и динамический диапазон для работы в присутствии сильных блокирующих сигналов в рабочем окружении.

Это решение от TI описывает подсистему RF-приемника с 16-битным сэмплером, пропускная способность которого превышает 100 МГц, включающую понижающий микшер, цифровой усилитель с переменным коэффициентом усиления (DVGA), высокоскоростной конвейерный аналого-цифровой преобразователь (ADC), гетеродин (LO), RF-синтезатор и тактовый генератор устранения джиттера.

 

Возможности:

  • Реализует подсистему RF супергетеродинного приемника с входным диапазоном частот 700-2700 МГц, шириной полосы пропускания 100 МГц и 16-битным АЦП;
  • Ускоряет время разработки беспроводной связи, программного обеспечения для радио, военных или тестово-измерительных приложений с проверкой IF сигналов цепи;
  • Оценить этот дизайн легко с поддержкой сбора данных и инструментов анализа;
  • Эта конструкция протестирована и включает оценочный модуль (EVM), приложение для настройки и руководство пользователя.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект TSW38J84 EVM представляет собой платформу для демонстрации решения двухканального передатчика с интегрированным резонатором. В данном базовом проекте используется устройство 2.5 GSPS DAC38J84 с высококлассными модуляторами: TRF3722 (с интегрированными PLL/ VCO) и TRF3705. TRF3722 и TRF3705 можно объединить для создания двухканального решения, в котором TRF3722 будет выступать в роли локального резонатора (LO) для обоих модуляторов. Интерфейс связи между DAC38J84 и модуляторами, а также методы измерения характеристик совместной работы ЦАП и модуляторов могут варьироваться. Приведённые результаты измерений включают в себя измерения полосы пропускания, выходной точки пересечения третьего порядка, искажения гармоник и подавления частот за пределами полосы пропускания.

Возможности:

  • Полноценное решение двухканальной передачи «биты-РЧ» и использованием интерфейса JESD204B
  • Платформа для тестирования 2.5 GSPS DAC38J84 с двумя высококлассными модуляторами
  • Выходная частота TRF3722 и TRF3705 достигает 4 ГГц
  • Решение с поддержкой полосы пропускания до 1 ГГц
  • Решение двухканальной передачи для современных систем связи, военного назначения и контрольно-измерительных приборов

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Широкополосные радиочастотные приемники позволяют значительно расширить возможности радиоаппаратуры. Широкая полоса пропускания позволяет гибко настраивать каналы без внесения изменений в аппаратную часть, а так же принимать несколько каналов на разных частотах одновременно.

Данное типовое решение – широкополосный радиочастотный приемник с АЦП с частотой дискретизации 4 Гвыб./с, дифференциальным усилителем с частотой пропускания от 0 до 8 ГГц. Данный дифференциальный усилитель позволяет работать с низкочастотным сигналом, вплоть до постоянного тока, что невозможно при использовании согласующего трансформатора.

 

Возможности:

  • Типовое решение с полосой пропускания 2 ГГц
  • Поддерживает работу с постоянным током
  • Поддерживает несимметричный и дифференциальный вход
  • Решение включает в себя полноценную систему тактирования и питания

Документация:
  • Схемотехника
  • BOM
Описание:
This system level design shows how two ADC12J4000 evaluation modules (EVMs) can be synchronized together using a Xilinx VC707 platform. The design document describes the required hardware modifications and device configurations, including the clocking scheme. Example configuration files are shown for each EVM. The FPGA firmware is described and the relevant Xilinx IP block configuration parameters are shown. Data taken on the actual hardware is shown and analyzed, showing synchronization within 50 ps without characterized cables or calibrated propagation delays.

Возможности:

Demonstrates a typical phased array radar sub-system by showing synchronization of JESD204B giga-sample ADCs The LMK04828 clocking solution used is described in detail Test results show synchronization within 50 ps without any characterization of cables or calibration of propagation delays Xilinx firmware development is discussed to offer a clear understanding of the requirements This sub-system is tested and includes example configuration files

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This design is a 9.8-GHz wideband, low-phase noise, integrated continuous wave (CW) RF signal generator with versatile spur reduction technique. The output level can be programmed from -32 dBm to 14.5 dBm in 0.5-dB steps. This signal generator can be used as local oscillator for applications, such as analog and vector signal generator, and can also be used as a clock generator for RF ADCs. The TIDA-00626 can be controlled from any PC via the TI USB2ANY interface and also using the microcontroller MSP430F5529 launch pad.
Возможности:

Integrated wideband frequency synthesizer with output range of 0.02 GHzto 9.8 GHz Excellent phase-noise performance; synthesizer phase noise at 6 GHz, -110 dBc/Hzat 100-KHz offset, -132 dBc/Hzat 1-MHz offset Low-noise synthesizer, in-band spurs (-75 dBc) Programmable output level 14.5 dBm to -32 dBm, 0.5-dB steps Versatile boundary spurs reduction using LMK61E2

Документация:
  • Схемотехника
  • BOM
Описание:
A direct RF sampling receiver approach to a radar system operating in S-band is demonstrated using the ADC32RF45, 3-Gsps, 14-bit analog to digital converter (ADC). RF sampling reduces the complexity of a system by removing down conversion and using a high sampling rate enables wider signal bandwidths. The approach is demonstrated by building a receiver based on the ASR-11 air traffic control radar specifications.
Возможности:

S-band radar reference design using RF sampling architecture Example lineup analysis with RF sampling ADC Measurements to verify calculated performance Radar specific measurements with detection scheme Supports greater than 1-GHz instantaneous signal bandwidth

Документация:
  • Схемотехника
  • BOM
Описание:
This reference design discusses the use and performance of the Ultra-Wideband, Fixed-gain high-speed amplifier, the LMH3401 to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and measued, including AC-coupling and DC-coupling, to meet the requirements of a variety of applications.
Возможности:

Low noise, 16-dB Gain Amplifier Dual High Speed ADC AC and DC coupling Complete clocking solution Tested Reference design that includes an evaluation board, configuration software, and User's Guide

Документация:
  • Схемотехника
  • BOM
Описание:
To further increase the range, data rate, and reliability of modern mobile communications systems, system designers continue to place more emphasis on multiple-antenna transmitter systems to achieve combinations of spatial diversity and spatial multiplexing. Such implementations can further compensate for path loss and the multipath effect of transmission mediums. These implementations can also potentially increase range and data rate and improve reliability. Multiple-antenna systems with beamforming techniques also allows for better focus of transmitter energy and the system can potentially reduce the size of an antenna while increasing the transmitter range. More mobile communications systems and radar systems are starting to adopt multiple-antenna transmitters in their designs. For such multiple-antenna transmitter implementations, each individual transmitter requires digital-to-analog converters (DACs) for the digital bits to RF transmission. Multiple transmitters and the associated antenna must also be synchronized in time. The design may utilize JESD204B subclass 1 type DAC3xJ8x, which has the capability to achieve multiple DAC3xJ8x device synchronization. The DAC3xJ8x is a high-speed 16-bit DAC with up to 2.8 GSPS of sample rate. All of the capabilities of DAC3xJ8x simplify device synchronization and facilitate the design of a multiple-antenna transmitter system.

Возможности:

High-Speed Data Transfer High Sample Rate Digital-to-Analog Conversion JESD204B Subclass 1 Support Multi-Device Synchronization Synchronized Clock Distribution

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TIDA-01015 is a clocking solution reference design for high speed direct RF sampling GSPS ADCs. This design showcases the significance of the sampling clock to achieve high SNR for 2nd Nyquist zone input signal frequencies. ADC12J4000 is a 12-bit, 4-GSPS RF sampling ADC with 3-dB input bandwidth of 3.2 GHz capable of capturing signals up to 4 GHz. This design highlights a clocking solution for the ADC12J4000 using TRF3765, to achieve high SNR performance at high input frequencies used in applications such as digital storage oscilloscopes (DSO) and wireless testers.
Возможности:

12-bit, 4-GSPS RF sampling ADC clocking solution Up to 4-GHz input signal capture capability JESD204B compliant low-phase noise clocking solution for RF sampling ADC

Документация:
  • Схемотехника
  • BOM
Описание:
TIDA-01016 is a clocking solution for high dynamic range high speed ADC. RF input signals are directly captured using the RF sampling approach by high speed ADC. TheADC32RF45 is a dual- channel, 14-bit, 3-GSPS RF sampling ADC. The 3-dB input bandwidth is 3.2 GHz, and it captures signals up to 4 GHz. This design showcases the clocking solution using the LMX2582, to achieve the best SNR performance of ADC32RF45 at higher input frequencies used in microwave backhaul applications.
Возможности:

3 GHz low-phase noise clocking solution for RF sampling ADC with >51 dB SNR @ 3.65 GHz input 4GHz high frequency input signal capture capability Large signal bandwidth, high dynamic range RF sampling receiver solution

Документация:
  • Схемотехника
  • BOM
Описание:
The TIDA-01017 reference design demonstrates the performance of a clocking solution for a high speed multi-channel system, analyzed by measuring the channel to channel skew for the entire input frequency range of the RF sampling ADC. Channel to channel skew is critical for phased array radar and oscilloscope applications. The ADC12J4000 is a low power, 12-bit, 4-GSPS RF-sampling analog to digital converter (ADC) with a buffered analog input, integrated digital down Converter, features a JESD204B interface, and it captures signals up to 4GHz. This design showcases the clocking solution using the LMK04828, to achieve the synchronization between multiple ADC12J4000 signal chains using synchronized SYSREF.
Возможности:

Synchronization of multi-channel high speed ADCs RF sampling ADC clocking solution 4GHz high frequency input signal capture capability Low-phase noise clocking solution for RF sampling ACC

Документация:
  • Схемотехника
  • BOM
Описание:
The RF sampling receiver captures signals directly in the radio frequency (RF) band. In a multi-band application the desired signals are not very wide band but they are spaced far apart within the spectrum. The reference design captures signals in different RF bands and digitally down-converts them to baseband. The reference design showcases the ADC32RF80 dual channel, 14-bit, 3-GSPS RF sampling telecom receiver. The device includes two digital down converters (DDC) per channel. The DDC offers decimation values from 8 to 32 and includes a 16-bit numerically controlled. With the high sampling rate of the ADC32RF80 the reference design captures a large swatch of RF spectrum which contains signals in multiple bands and potentially undesired interferers. The DDC independently mixes the desired bands to digital baseband. Decimation reduces the output data rate to a lower level and provides digital filtering around the desired band to eliminate interference and to improve signal-to-noise ratio performance. This feature is critical for high end telecommunication receivers that require high dynamic range.

Возможности:

Digital down converter with decimation solution Interference avoidance configuration Low noise, high dynamic range RF sampling receiver solution Low-phase noise clocking solution for RF sampling ADC

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Документация:
  • Схемотехника
  • BOM