forward

Logistics Robot HMI (Human Machine Interface)

Описание:
The Intel Core i7 power management design is a complete solution for Intel IMVP-7 SVID. A GUI communication program is available along with several test points on the board to evaluate the static and dynamic performance of the CPU's DC/DC Controller. The design features an IMVP-7 3-Phase CPU supply, a 2 Phase GPU Vcore supply, a 1.05VCCIO supply, and a DDR3L/DDR4 memory rail. To greatly improve power density and thermal performance, TI's 5-mm x 6mm NEXFET Power Block MOSFETs are used.

Возможности:

• Design supports a 9-20V input from Vbatt • Small high-density power solution for Ivy Bridge • 3 Phase CPU supply supports up to 94A • 90% peak (80% full-load) efficiency from 12Vin to 1.05Vout - CPU Supply • Low CPU supply ripple: 25mV • Design has been built and tested. Board available.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Тестирование
Описание:
An inductive sensing based incremental encoder knob design can provide a robust and low-cost interface for control inputs. It can reliably operate in environments which have dirt, moisture, or oil which would pose issues for alternate sensing technologies. This solution requires no magnets.
Возможности:

High reliability, contactless, encoder implementation suitable for dirty, wet, and other challanging environments Scalable to support multiples of 4 positions/rotation Minimal MCU requirements No permanent magnets required; operates effectively even with magnetic or electrical enviromental interference

Возможность заказа
  • Заказать PCB
Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:
This display reference design is created for a wide array of ultra-mobile and ultra-portable display applications in consumer, wearables, industrial, medical, and Internet of Things (IoT) markets. The design includes the DLP2000 chipset comprising of DLP2000 .2 nHD DMD, DLPC2607 display controller and DLPA1000 PMIC/LED driver. This reference design can be used with production ready optical engines and low-cost application processors that support 8/16/24-bit RGB parallel video interface in small-form factors.
Возможности:

Most affordable way for developers to incorporate DLP technology in their display applications I2C and 8/16/24-bit parallel RGB video interfaces to support virtually any low cost host processor 5V input and LED current drive up to 1A Affordable and compact PCB layout supporting nHD (DLP2000) optical engine TI Design used in theDLPDLCR2000EVMlayout

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Программная разработка предназначена для реализации моста UART-BLE и передачи последовательных данных по беспроводному двунаправленному каналу между проводным UART и устройствами, поддерживающими BLE (Bluetooth Low Energy) протокол. Это позволяет ускорить процесс разработки ПО вставкой кода модуля в существующие и новые продукты, включая приложения для интернета вещей (IoT), обеспечивая подключение проводных последовательных протоколов, таких как RS-232 к BLE.

Внимание, печатная плата и БОМ включают только RS-232-UART переходник.

Возможности:

  • Простая интеграция модульного кода;
  • Работает на SimpleLink™;
  • Беспроводной микроконтроллер Bluetooth малой мощности CC2640;
  • Использует TI свободные порты BLE стека;
  • Простая установка на другие платы, включая SimpleLink SensorTag 2.0;
  • Универсальный дизайн для совместимости с другими приложениями;
  • Простое в использовании ПО протестировано и готово к копированию и вставке в ваши будущие беспроводные проекты.

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:
Designers can save board space, cost and reduce power consumption by following DDR3 guidelines without VTT termination. This reference design shows how to do that with AM437x. This type of design is not for everyone as there are certain restrictions. Having short trace lengths, a maximum of two DDR3 parts and a balanced T-topology are must-have requirements; otherwise VTT termination guidelines should be followed.

Возможности:

System optimized DDR3/DDR3L design on Sitara AM437x processor with integrated DDR controller Optimized layout requires no VTT termination Two 4-Gbit DDR3 / DDR3L memories Up to 400 MHz clock (DDR-800 data rate) Complete sub-system reference with schematics, BOM, design files and HW User's Guide implemented on a fully assembled board developed for testing and validation.

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
Описание:

Интерфейс QSPI в процессорах AM437x семейства Sitara позволяет разработчикам систем подключать к ним флэш-память NOR. Интерфейс имеет достаточную скорость для поддержки выполнения программы на носителе (execute-In-Place, XIP). Данный проект позволяет добиться гибкого подхода к разделению кода и снижению общей стоимости системы благодаря использованию недорогой NOR флэш- или DDR-памяти.

Данный базовый проект имеет характер программного решения.

Возможности:

  • 512-мегабитная флэш-память NOR, подключенная через интерфейс Quad-SPI к процессору AM437x семейства Sitara
  • 4-выводной интерфейс SPI с внешним сигналом выбора микросхемы
  • SPI MODE 3
  • Полноценный базовый проект подсистемы со схемой электрической принципиальной, перечнем элементов, файлами проекта, а также руководство пользователя по аппаратной части, реализованной на полностью смонтированной печатной плате, предназначенной для тестирования и проверок

Документация:
  • Схемотехника
  • BOM
Описание:
The Sitara AM437x simplified power sequence feature provides flexibility to power designers. This reference design implementation is a BOM-optimized discrete power solution for the AM437x processor with a minimal number of discrete ICs and basic feature set. The solution represents a baseline of a discrete power solution that can be extended for additional features and capabilities of the AM437x processor.

Возможности:

Simplified, BOM-optimized discrete power solution for the Sitara AM437x processor. AM437x includes an integrated LDO that simplifies processor power sequencing requirements. Systems without controlled power down can greatly benefit from this feature since the integrated LDO always ensures power up/down sequencing is met for VDDS and VDDSHVx supplies The TLV62565 step down converter provides the 3.3 volt supply and the TLV62080 provides the 1.1 volt supply. Two TLV702xx low drop out regulators (LDOs) provide the 1.5-V and 1.8-V supplies. TLV803M voltage supervisor keeps the processor in reset until all rails are operational and to reset the processor when input power is lost. This design is tested and includes schematics, BOM, design guide, and test data.

Документация:
  • Схемотехника
  • BOM
Описание:

Эта реализация режима низкого потребления энергии демонстрирует энергопотребление менее 0,1 мВт при сохранении поддержки регенерации памяти LPDDR2 ~1,6 мВт.

Решение состоит из процессора AM437x Sitara, памяти LPDDR2 и контроллера питания TPS65218. Оно оптимизировано для нового режима сохранения энергии совместно с поддержкой унаследованных режимов низкого энергопотребления.

Энергопотребление процессора минимизируется за счет полного отключения питания процессора, за исключением питания часов реального времени (RTC). Переход системы во включенное состояние может быть реализован с помощью одного интерфейсного сигнала (PMIC_PWR_EN), запрограммированного для регистра PMIC.

Возможности:

  • Режим ожидания для RAM с низким энергопотреблением:
    • AM437x в режиме RTC-only,
    • TPS65218 в состоянии ожидания,
    • саморегенерация LPDDR2;
  • Система может вернуться в состояние, которое было до включения ожидания
  • Потребление энергии в режиме RTC-only:
    • AM43x + TPS65218: < 0,1 мВт,
    • 2 ГБ LPDDR2 (тип.): 1,6 мВт;
  • События для перехода в/из режима ожидания:
    • программирование регистров RTC,
    • установка времени пробуждения RTC;
  • События возобновления работы:
    • срабатывание пробуждения RTC,
    • нажата кнопка PMIC или подача переменного напряжения;
  • Время возобновления работы:
    • задержка включения аппаратной части < 300 мсек.,
    • восстановление программного обеспечения в предшествующее ожиданию состояние < 1 сек. (в зависимости от используемого ПО);
  • Это решение протестировано и содержит схемы, BOMи руководство по разработке.

Документация:
  • Схемотехника
  • BOM
  • Топология платы