Высокопроизводительная оценочная плата DL-XUP-V5 на платформе OpenSPARC

| Digilent, Inc.

DL-XUP-V5 - оценочная платформа для OpenSPARC на основе оригинальной оценочной платы XUPV5-LX110T от Xilinx, с установленной ПЛИС Virtex®-5 FPGA. DL-XUP-V5 дает пропускную способность OpenSPARC Multi-Threading для ПЛИС. На плату установлена ПЛИС XC5VLX110T, имеются разъемы USB (host и device), PS/2 (клавиатура и мышь), RJ-45 (10/100/1000 Ethernet), RS-232 (Male), Audio входы (линейный вход и микрофон), Audio выход (линейный, усиленный, SPDIF), видео вход, видео выход (DVI/VGA), интерфейс JTAG.

DL-XUP-V5 оценочная платформа для OpenSPARC

OpenSPARC T1 является версией с открытым исходным кодом специально созданных микропроцессоров UltraSPARC T1 от Sun Microsystems. Для увеличения привлекательности современного состояния технологии Chip Multi-Threading (CMT) для разработчиков, инженеры Sun Microsystems и Xilinx Inc. разработали референсный дизайн, который позволяет запускать уменьшенную версию процессора OpenSPARC T1 на ПЛИС Virtex®-5. Референс-дизайн - это отличная отправная точка для ученых и предпринимателей для создания и тестирования новых идей в области архитектуры ЭВМ, логического проектирования, параллельного программирования, и технологии компилирования в частности.

Отличительные особенности:

  • ПЛИС Xilinx Virtex-5 XC5VLX110T;
  • 2 Xilinx XCF32P Platform Flash PROM (по 32 МБ каждая) для сохранения больших конфигураций устройства;
  • Конфигурационный контроллер Xilinx SystemACE Compact Flash;
  • 256 МБ DDR2 (SODIMM);
  • Встроенная 32-бит ZBT синхронная RAM и Intel P30 StrataFlash;
  • 10/100/1000 Ethernet PHYс поддержкой интерфейсов MII, GMII, RGMII, и SGMII;
  • USB host и peripheral контроллеры;
  • Программируемый системный тактовый генератор;
  • Стерео кодек AC97;
  • Порт RS-232;
  • Символьный LCD 16 x 2.

Блок схема DL-XUP-V5

Блок-схема

Полезные ссылки:

Составил и подготовил
Роман Акмеев
r.akmeev@terraelectronica.ru

Сравнение позиций

  • ()